跳到主要內容

臺灣博碩士論文加值系統

(44.220.62.183) 您好!臺灣時間:2024/03/01 23:51
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:翁國原
研究生(外文):Timmy
論文名稱:適用於內耳式高傳真耳機之主動抗噪晶片設計
論文名稱(外文):Active Noise Cancellation Chip Design for High-fidelity In-ear Earphones
指導教授:陳冠宏陳冠宏引用關係
口試委員:陳冠宏黃錦煌陳德生
口試日期:2014-07-22
學位類別:碩士
校院名稱:逢甲大學
系所名稱:電子工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2014
畢業學年度:102
語文別:中文
論文頁數:68
中文關鍵詞:主動式抗噪正規化最小均方適應性濾波器
外文關鍵詞:Active noise CancellingNormalization Least Mean Squareadaptive filter
相關次數:
  • 被引用被引用:1
  • 點閱點閱:414
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本論文實現適用於內耳式高傳真耳機之主動抗噪晶片設計,分別採用NLMS(Normalization Least Mean Square)及LMS演算法,在架構上分別為管線化運算ANC_a與循序輸入式ANC_b兩種架構。兩種架構均為改良雙麥克風前饋式架構,分別於改良演算法運算以及加入P(z)和S(z)參數等方式,完成單麥克風主動式抗噪設計。演算法設計上可節省麥克風硬體上的成本。硬體架構部分,我們在適應性濾波架構中加入管線化架構,加快迭帶(iterative)運算速度,降低運算時間,達到即時運算效能;並設計客製化記憶體存取大量的運算資料,以FPGA(Field-Programmable Gate Array)驗證噪音消除效果。而在晶片設計,採用Power Optimization ,使用RTL Power Optimization和Gate-level Power Optimization技術,以降低晶片功率消耗。由實驗得知,本論文利用抗噪演算法分別設計ANC_a與ANC_b架構,ANC_a架構針對100 ~ 300 Hz噪音有效消除,最大可在175 Hz噪音消除10 dB。ANC_b架構可針對325~875 Hz噪音有效消除,最大可在480 Hz噪音消除18 dB ; 並在Core Power上,可有效降低2.5%功率消耗。藉由採用標準Cell-based設計流程,使用TSMC90nm製程,完成ANC_a晶片以及ANC_b晶片。此ANC_a晶片最高運算頻率可達87.2 MHz;ANC_b晶片最高運算頻率可達57.6 MHz。由以上結果得知,本論文所提出的適用於內耳式高傳真耳機之主動抗噪晶片設計,經由演算法以及硬體架構改良,可針對外部噪音能有效消除。
This paper applies to achieve active noise cancellation chip design for high-fidelity in-ear earphones, respectively; using NLMS (Normalization Least Mean Square) and LMS algorithm in the structure are pipelined computation by ANC_a type and sequential input by ANC_b of two architectures. Both architectures are improved dual-microphone feed-forward architecture before, respectively improved computing algorithms and adding P (z) and S (z) parameters, etc., to complete a single microphone active noise cancellation design. Cost savings on hardware algorithms microphone design. Algorithm designed to reduce the cost of the microphone. Hardware architecture, we add adaptive filtering architecture pipelined architecture to accelerate the iterative calculation speed and reduce the computation time, in order to achieve real-time computing performance; and designs custom memory access large amounts of operational data to FPGA (field programmable gate array) to verify the effect of noise. In chip design, through use of RTL and gate-level power optimization technology, let power-optimized to reduce power consumption and optimize the power consumption of the chip. From the experimental results, the thesis anti-noise algorithm design ANC_b architecture, which can effectively eliminate noise for 325 ~ 875 Hz, 18 dB maximum at 480 Hz to eliminate noise; and in the Core Power, which can effectively reduce power consumption by 2.5%. By using standard Cell-based design flow, using TSMC90nm process has been completed ANC_a chips. This chip can reach a maximum operating frequency of 87.2 MHz, which can effectively eliminate noise for 100 ~ 300 Hz, 10 dB maximum at 175Hz to eliminate noise. From the above results, that the proposed application of the active noise cancellation chip design for high-fidelity in-ear earphones through improved algorithms and architectures can be against external noise can be effectively eliminated.
目  錄
第一章 緒論 1
1.1研究動機及背景 1
1.1.1分析比較現行既有技術能力 2
1.1.2耳機市場調查及競爭力評估 2
1.2研究貢獻 5
1.3論文架構 5
第二章 相關技術與研究 6
2.1文獻回顧 6
2.2適應性抗噪演算法 7
2.2.1適應性濾波器 7
2.2.2主動式抗噪演算法 10
2.3主動式抗噪演算法架構 12
2.3.1前饋式架構 12
2.3.2 主動式抗噪演算法 14
2.3.3混合式架構 15
2.3.4架構優缺點分析 16
2.3.5實際環境下前饋式架構 17
第三章 主動式噪音控制硬體架構 20
3.1 離線式估測法 20
3.2 主動式抗噪電路設計 22
3.2.1 ANC架構(ANC_a) 22
a)移位器 23
B)管線化架構 24
C)RTL與MATLAB模擬比較 25
3.2.2 ANC改良架構(ANC_b) 26
a) LMS 24階適應性濾波器硬體架構 27
B) P(z)以及S(z)FIR濾波器硬體架構 28
C)管線化架構 29
D) RTL反相波模擬 30
3.3 FPGA硬體架構介紹 31
第四章 實驗結果與分析 35
4.1實驗環境 35
4.1.1白噪音與粉紅噪音 36
4.2 ANC實驗結果 38
4.2問題討論 39
4.3 ANC晶片設計規格與效能比較 40
4.3.1 anc_a晶片設計 40
A) 晶片 Pre-Simulation合成結果分析 41
B) 晶片 Pre-layout 結果分析4.3.1 anc_a晶片設計 42
C) 晶片 Post-Simulation 結果分析 42
4.3.2 anc_B晶片設計 43
A) 晶片 Pre-layout合成結果分析 43
B) 晶片 Post-Simulation 結果分析 45
4.3.3 anc晶片設計比較 45
4.3.4 Power Optimization[18] 46
4.3.5 文獻比較 48
4.4 ANC晶片量測結果 49
4.4.1 ANC_a 晶片量測結果 49
4.4.2 ANC_B 晶片量測結果 53
第五章 結論與未來研究 55
5.1結論 55
5.2未來研究 55
參考文獻 56

圖目錄
圖1.1 智慧型手機的逐年銷量及成長預估 3
圖2.1適應性濾波器方塊圖[8] 7
圖2.2 FIR調適濾波器方塊圖[8] 8
圖2.3 FXLMS與FXNLMS比較圖[11] 12
圖2.4前饋式系統方塊圖 12
圖2.5前饋式FXLMS系統方塊圖[7] 13
圖2.6回饋式FXLMS系統方塊圖[7] 14
圖2.7混合式ANC系統方塊圖[7] 15
圖2.8實際環境下前饋式FXLMS系統方塊圖[8] 17
圖2.9簡化後的主動式噪音消除系統方塊圖[8] 18
圖2.10 等效的主動式噪音控制系統方塊圖[8] 19
圖3.1離線式次要路徑估測方塊圖[10] 20
圖3.2使用離線式量測64-tap S(z)參數 21
圖3.3 ANC_a架構圖 22
圖3.4 (左圖)為使用除法器運算(右圖)使用移位器運算,ε設為1 23
圖3.5適應性濾波器流程圖 24
圖3.6 ANC_a細節架構圖 25
圖3.7 (左) RTL模擬結果(右)Matlab模擬與適應性濾波器參數結果 25
圖3.8 ANC_b演算法架構圖 26
圖3.9 ANC_b硬體架構圖 27
圖3.10 LMS 24階適應性濾波器硬體架構圖 27
圖3.11 P(z)以及S(Z)FIR濾波器硬體架構圖 28
圖3.12 P(z)以及S(Z)FIR濾波器資料存取時序圖 28
圖3.13 使用累加器進行迭帶運算 29
圖3.14 3階管線化設計圖 29
圖3.15模擬RTL反相波形波形趨勢 30
圖3.16 ZedBoard 開發版[12] 31
圖3.17 Xilinx ALL Programmable Zynq-7000 SoC硬體方塊流程圖 [12] 32
圖3.18聲音晶片ADAU1761硬體架構[13] 33
圖3.19 I^2S 資料傳輸格式[14] 34
圖4.1 ANC 硬體架構流程圖 35
圖4.2 (左)無響室 (右) 人工頭 35
圖4.3 真實模擬環境 36
圖4.4 粉紅雜訊的近似功率譜。功率密度以10 dB每八倍頻程衰減。[15] 37
圖4.5 ANC_a 使用Sound Check儀器實際量測粉紅噪音結果 38
圖4.6 ANC_b 使用Sound Check儀器實際量測粉紅噪音結果 39
圖4.7 粉紅噪音量測結果 39
圖4.8 LCC68封裝製程[17] 40
圖4.9 晶片設計流程圖 41
圖4.10 ANC_a 晶片設計 合成結果分析圖 41
圖4.11 ANC_a LCC68 佈局圖 42
圖4.12 ANC_b LCC68 佈局圖 43
圖4.13 ANC_b 晶片設計功率消耗圓餅圖 44
圖4.14 ANC_b 晶片設計Core 功率消耗圓餅圖 44
圖4.15 (左圖)MCU軟體模擬消噪結果[20](右)本晶片硬體消噪結果 49
圖4.16 測試機台安捷倫93000 49
圖4.17 ANC_a 晶片頻率與取樣點分析 50
圖4.18 ANC_a 晶片預期輸入輸出訊號分析圖 50
圖4.19 ANC_a 晶片 針對Core Vdd 與Frequency shamoo分析圖 51
圖4.20 ANC_a 晶片Core Power 分析圖 52
圖4.21. ANC_a 實際晶片圖 53
圖4.22. ANC_b 晶片 針對Core Vdd 與Frequency shamoo分析圖 53





表目錄
表1.1 國內相關技術之比較 2
表1.2 各款耳機的逐年銷量及成長預估 3
表1.3 2012 年4 月至5 月中國耳機市場品牌關注比例分布 4
表2.1 NLMS與LMS演算法整理 11
表3.1 比較除法器與移位暫存器合成Gate count、POWER及Data arrival time 24
表3.2 ZedBoard 規格參數 31
表3.3 ADAU1761產品參數[13] 33
表4.1 ANC_a 晶片設計腳位 40
表4.2 ANC_a 晶片設計 Pre-Simulation合成結果分析 41
表4.3 ANC_a 晶片設計規格 42
表4.4 ANC_a 晶片設計Pre-layout分析晶片面積、功率消耗以及頻率 42
表4.5 ANC_a 晶片設計Post-Simulation分析晶片面積、功率消耗以及頻率 42
表4.6 ANC_b ANC_b 晶片設計規格 43
表4.7 ANC_b 晶片設計Pre-layout功率消耗分析 43
表4.8 ANC 晶片Post-Simulation設計規格比較 45
表4.9 ANC 晶片設計規格比較 45
表4.10 ANC 晶片設計比較結果 46
表4.11 ANC Low power 合成結果比較 47
表4.12 設計架構較 48
表4.13 效能比較 48
表4.14 一般與MCU 消噪結果比較[17] 49
表4.15 ANC_a 頻率200 kHz 晶片量測結果 51
表4.16 ANC_a 晶片最高及最低工作頻率量測結果 52
表4.17 ANC_a 晶片模擬與實際量測結果比較 52
表4.18 ANC_b 頻率6 MHz 晶片量測結果 54
表4.19 ANC_b 晶片最高及最低工作頻率量測結果 54
表4.20 ANC_b 晶片模擬與實際量測結果比較 54
參考文獻
[1] Luege P. “Process of silencing sound oscillations,” US patent No. 2043416, 1936
[2] E.D. Simshauser and M.E. Hawley, “The noise canceling headset-an active ear defenfer,” Journal of the Acoustical Society of America, 27(1), 207, 1955
[3] M.H. Hawley, “Acoustic interference for noise control,” Journal of Noise Control, 2, 61-63, 1956.
[4]W.F.Meeker,”Components characteristics for an active ear defender,” Journal of the Acoustical Society of America, 34(9), 1233-1246 , 1957.
[5] B. Widrow and S.D. Stearns, “Adaptive Signal Processing,” Prentice Hall: Englewood Cliffs, NJ, 1985.
[6] J. C. Burgess, “Active adaptive sound control in a duct: a computer simulation,” Journal of the Acoustical Society of America, 70, 715-726, 1981.
[7] L.C. Edgar, B. Pablo, C. Enrique, N.M. Mariko, P.M. Hector, “An Active Noise Cancelling Algorithm with Secondary Path Modeling,” WSEAS Transactions on Signal Processing,194-199
[8] 張晉維,”主動式噪音控制耳機之設計與實現,”國立台灣科技大學電子工程學系,Jan.2009
[9] 鄭聖穎,”聯合聲學回音消除與雙向通話偵測演算法及其於定點式DSP之實現,” 國立雲林科技大學電子工程學系碩士班,2005年5月
[10] Philip C. Loizou, Chair, Louis R. Hunt, Nasser Kehtarnavaz,” subband feedback active noise cancellation” master of science in electrical engineering the university of texaS, August 2002
[11] Kuo, S. M. and Morgan, D. R., Active Noise Control Systems: Algorithms and
DSP Implementations,605 Third Avenue, New York, 1996, 10158 -0012
[12]Avent, ZedBoard featuring the Zynq-7000 All Programmable SoC, http://www.em.avnet.com/en-us/design/drc/Pages/Zedboard.aspx
[13]ANALOG DEVICES, FUNCTIONAL BLOCK DIAGAM ADAU1761,
http://www.analog.com/en/audiovideo-products/audio-signal-processors/adau1761/products/product.html
[14] TEXAS INSTRUMENTS,PCM2704 and PCM2705 Not Recommended For New Designs, http://www.ti.com/lit/ds/symlink/pcm2706.pdf
[15] Bak, P. and Tang, C. and Wiesenfeld, K. Self-Organized Criticality, “ An Explanation of 1/ƒ Noise”. Physical Review Letters. 1987, 59 (4): 381–384
[16] H. Traunmüller,&;quot;Analytical expressions for the tonotopic sensory scale&;quot;. The Journal of the Acoustical Society of America 88: 1990,97–91
[17] 國家研究院 國家晶片系統設計中心,打線圖,
http://www2.cic.org.tw/~cis/chipapply/doc/diagram.html
[18] 王旭昇,” 使用Synopsys軟體達成功率最佳化與分析之技術”第十八屆超大型積體電路設計暨計算機輔助設計技術研討會, 花蓮美侖大飯店,2007年8月
[19] S. M. Kuo, D.R. Morgan, “Active Noise Control Systems-Algorithms and DSP Implementation,” New York: Wiley, 1996.
[20] Cheng-Yuan Chang, Sheng-Ting Li, “Active Noise Control in Headsets by Using a Low-Cost Microcontroller
連結至畢業學校之論文網頁點我開啟連結
註: 此連結為研究生畢業學校所提供,不一定有電子全文可供下載,若連結有誤,請點選上方之〝勘誤回報〞功能,我們會盡快修正,謝謝!
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top