臺灣博碩士論文加值系統

目錄
指導教授推薦書
口試委員會審定書
致謝 iii
中文摘要 iv
英文摘要 v
目錄 vi
圖目錄 ix
表目錄 xi
第一章 緒論 --1
1.1 研究背景 --1
1.2 研究動機 --3
1.2.1 臨界電壓 --4
1.2.2 近臨界電壓 --6
1.3 論文大綱 --7
第二章 加法器介紹與文獻回顧 --8
2.1 加法器介紹 --8
2.2 加法器架構設計回顧 --9
2.2.1 漣波加法器Ripple Carry Adder --10
2.2.2 進位選擇加法器 Carry Select Adder --14
2.2.3 KS-CLA(Kogge Stone Carry Look-ahead Adder) --15
2.2.4 CSA_RIC(Carry Select Adder with re-computing
the sum with inverted carry in) --18
第三章 本論文所提硬體共用之MCSA電路架構 --20
3.1 電路架構設計原理 --21
3.1.1 第一級HFA(Half of Full Adder)設計原理 --21
3.1.2 第二級DFA(Double of Full Adder)設計原理 --25
3.2 電路設計之關鍵路徑 --30
3.3 電路共用設計之硬體節省 --33
第四章 模擬結果與分析 --37
4.1 操作模擬環境 --37
4.2 各加法器不同製程參數之效能分析 --38
4.2.1 32 Bit-TT Corner 效能分析 --39
4.2.2 32 Bit-FF Corner 效能分析 --45
4.2.3 32 Bit-SS Corner 效能分析 --49
4.3 各加法器不同位元之效能分析 --54
4.3.1 不同位元延遲時間分析 --54
4.3.2 不同位元功率消耗分析 --56
4.3.3 不同位元PDP分析 --58
4.4 MCSA/CSA/CSA_RIC Normalized of Dealy/Power/PDP --60
4.5 MCSA與CSA蒙地卡羅延遲時間分析 --62
第五章 結論 --64
5.1 結論 --64
5.2 未來研究方向 --65
參考文獻 --66
附錄 --68


圖 目 錄
圖 1.1.1 摩爾定律關係圖………………………………..……...01
圖 1.1.2 晶片功率消耗與摩爾定律之關係圖……………………02
圖 1.1.3 晶片中功率消耗密度年份增長曲線……………………02
圖 1.2.1 工作電壓與臨界電壓對製程技術關係圖……………….04
圖 1.2.2 NTV 最佳操作功率圖………………………………….06
圖 2.2.1 Half Adder……………………………………………….10
圖 2.2.2 Full Adder……………………………………………….12
圖 2.2.3 4Bit-Ripple Carry Adder……………………………….13
圖 2.2.4 4Bit-Carry Select Adder……………………………….14
圖 2.2.5 Carry Operator………………………………………….16
圖 2.2.6 8 Bit-Kogge Stone Carry Look-ahead Adder……….17
圖 2.2.7 4 Bit-CSA_RIC 邏輯電路…………………………….19
圖 3.1.1 Cin=0, HFA 電路化簡示意圖………………………….22
圖 3.1.2 Cin=0, MCSA-HFA…………………………………….23
圖 3.1.3 Cin=1, HFA 電路化簡示意圖………………………….24
圖 3.1.4 Cin=1, MCSA-HFA…………………………………….24
圖 3.1.5 MCSA 第二級 DFA 化簡區塊 Carry &; Sum………….26
圖 3.1.6 Carry part Cin=0,1 MCSA-DFA Logic………………….26
圖 3.1.7 Sum part S=0,1 MCSA-DFA Logic…………………….27
圖 3.1.8 MCSA-DFA(Carry + Sum) …………………………….28
圖 3.1.9 4Bit-Modify Carry Select Adder……………………….29
圖 3.2.1 4 Bit-Critical Path of Modify Carry Select Adder…….30
圖 3.2.2 4 Bit-Critical Path of Carry Select Adder……………….30
圖 3.2.3 Critical Path of MSCA/CSA…………………………….31
圖 3.2.4 Transistor Level Critical Path of MSCA/CSA………….31
圖 3.3.1 4Bit-Modify Carry Select Adder 1st &; 2nd…………….33
圖 3.3.2 1st Transistor number of 4 Bit MCSA_HFA………….33
圖 3.3.3 2
nd Transistor number of 4 Bit MCSA_DFA………….35
圖 3.3.4 8/16/24/32 Bit Transistor number of _CSA/MCSA…….36
圖 4.2 Process Corners…………………………………………38
圖 4.2.1 Simulation results of delay for 32 Bit adder design_TT.39
圖 4.2.2 Simulation results of power for 32 Bit adder design_TT.41
圖 4.2.3 Simulation results of pdp for 32 Bit adder design_TT.43
圖 4.2.4 Simulation results of delay for 32 Bit adder design_FF.45
圖 4.2.5 Simulation results of power for 32 Bit adder design_FF.46
圖 4.2.6 Simulation results of pdp for 32 Bit adder design_FF.48
圖 4.2.7 Simulation results of delay for 32 Bit adder design_SS.49
圖 4.2.8 Simulation results of power for 32 Bit adder design_SS.50
圖 4.2.9 Simulation results of pdp for 32 Bit adder design_SS.52
圖 4.3.1 Delay Comparison For All Adder_1.2V………………….54
圖 4.3.2 Delay Comparison For All Adder_0.4V………………….54
圖 4.3.3 Power Comparison For All Adder_1.2V………………….56
圖 4.3.4 Power Comparison For All Adder_0.4V………………….56
圖 4.3.5 PDP Comparison For All Adder_1.2V………………….58
圖 4.3.6 PDP Comparison For All Adder_0.4V………………….58
圖 4.4.1 32Bit_-30℃– Normalized of Dealy/Power/PDP……….60
圖 4.4.2 32Bit_25℃– Normalized of Dealy/Power/PDP……….61
圖 4.4.3 32Bit_75℃– Normalized of Dealy/Power/PDP……….61
圖 4.5.1 Monte Chart of MCAS/CSA TT_SS 1.2V……………….62
圖 4.5.2 Monte Chart of MCAS/CSA TT_SS 0.35V…………….63


表 目 錄
表 2.2.1 半加器電路真值表 ..............................................................10
表 2.2.2 全加器電路真值表 ..............................................................11
表 3.3.1 MCSA/CSA/CSA_RIC 電晶體總數比較 ...........................36
表 4.1.1 模擬環境參數 ......................................................................37
表 4.2.1 Delay Comparison of All 8 Bit Adder_FF............................68
表 4.2.2 Delay Comparison of All 8 Bit Adder_TT ...........................69
表 4.2.3 Delay Comparison of All 8 Bit Adder_SS............................69
表 4.2.4 Delay Comparison of All 16 Bit Adder_FF..........................70
表 4.2.5 Delay Comparison of All 16 Bit Adder_TT .........................70
表 4.2.6 Delay Comparison of All 16 Bit Adder_SS..........................71
表 4.2.7 Delay Comparison of All 24 Bit Adder_FF..........................71
表 4.2.8 Delay Comparison of All 24 Bit Adder_TT .........................72
表 4.2.9 Delay Comparison of All 24 Bit Adder_SS..........................72
表 4.2.10 Delay Comparison of All 32 Bit Adder_FF........................73
表 4.2.11 Delay Comparison of All 32 Bit Adder_TT .......................73
表 4.2.12 Delay Comparison of All 32 Bit Adder_SS........................74
表 4.3.1 Power Comparison of All 8 Bit Adder_FF...........................74
表 4.3.2 Power Comparison of All 8 Bit Adder_TT...........................75
表 4.3.3 Power Comparison of All 8 Bit Adder_SS...........................75
表 4.3.4 Power Comparison of All 16 Bit Adder_FF.........................76
表 4.3.5 Power Comparison of All 16 Bit Adder_TT ........................76
表 4.3.6 Power Comparison of All 16 Bit Adder_SS.........................77
表 4.3.7 Power Comparison of All 24 Bit Adder_FF.........................77
表 4.3.8 Power Comparison of All 24 Bit Adder_TT ........................78
表 4.3.9 Power Comparison of All 24 Bit Adder_SS.........................78
表 4.3.10 Power Comparison of All 32 Bit Adder_FF.......................79
表 4.3.11 Power Comparison of All 32 Bit Adder_TT.......................79
表 4.3.12 Power Comparison of All 32 Bit Adder_SS.......................80
表 4.4.1 PDP Comparison of All 8 Bit Adder_FF..............................80
表 4.4.2 PDP Comparison of All 8 Bit Adder_TT..............................81
表 4.4.3 PDP Comparison of All 8 Bit Adder_SS..............................81
表 4.4.4 PDP Comparison of All 16 Bit Adder_FF............................82
表 4.4.5 PDP Comparison of All 16 Bit Adder_TT............................82
表 4.4.6 PDP Comparison of All 16 Bit Adder_SS............................83
表 4.4.7 PDP Comparison of All 24 Bit Adder_FF............................83
表 4.4.8 PDP Comparison of All 24 Bit Adder_TT............................84
表 4.4.9 PDP Comparison of All 24 Bit Adder_SS............................84
表 4.4.10 PDP Comparison of All 32 Bit Adder_FF..........................85
表 4.4.11 PDP Comparison of All 32 Bit Adder_TT..........................85
表 4.4.12 PDP Comparison of All 32 Bit Adder_SS..........................86

[1] Mesquita, Eduardo, et al. "Soft Error Tolerant Carry-Select Adders Implemented into Altera FPGAs." Programmable Logic, 2007. SPL'07. 2007 3rd Southern Conference on. IEEE, 2007.
[2] BEIIRIJ. o J.: ‘Carry-sclect adder’, IRE Trans., 1960, EC-9, pp. 226-
23 I
[3] Moore, Gordon E. "Progress in digital integrated electronics." IEDM Tech. Digest 11 (1975).
[4] Knauer, Karl. "Ripple-carry adder." U.S. Patent No. 4,839,849. 13 Jun. 1989.
[5] Anjana, R., et al. "Implementation of vedic multiplier using Kogge-stone adder." Embedded Systems (ICES), 2014 International Conference on. IEEE, 2014.
[6] Ghosh, Swaroop, Patrick Ndai, and Kaushik Roy. "A novel low overhead fault tolerant Kogge-Stone adder using adaptive clocking." Proceedings of the conference on Design, automation and test in Europe. ACM, 2008.
[7] Ravi, Mr D., M. Tech, and Mr S. Murali Mohan. "A comparative analysis of the parallel prefix-adder’s using Xilinx software for measuring Delay and Power."
[8] Kaul, Himanshu, et al. "Near-threshold voltage (NTV) design: opportunities and challenges." Proceedings of the 49th Annual Design Automation Conference. ACM, 2012.
[9] J. P. Uyemura,” Introduction to VLSI Circuits and Systems,”John Wiley &; Sons, 2007.
[10] H. Kaul et al, “A 320 mV 56 μW 411 GOPS/Watt Ultra-Low Voltage Motion Estimation Accelerator in 65 nm CMOS”,JSSC, Volume: 44 , Issue: 1 , 2009.
[11] Cury, Ch, and M. Nisanth. "Design of Parallel Prefix Adders using FPGAs." IOSR Journal of VLSI and Signal Processing 4 (2014): 45-51.
[12] Rao, M. Mallikharjuna, and Ch Srinivasa Kumar. "DESIGNING OF LOW POWER APPLICATIONS USING SQUARE ROOT CSA." evaluation 2.7 (2014): 11-15.
[13] Fox, Leslie. Numerical solution of ordinary and partial differential equations: based on a summer school held in Oxford, August-September 1961. Elsevier, 2014.