臺灣博碩士論文加值系統

穿隧電晶體因藉由閘極電壓控制能帶間穿隧來進行元件開關操作，可超越傳統金氧半場效電晶體的次臨界擺幅物理限制，成為綠能電晶體主要發展方向。本論文利用二維元件模擬，考量適當的量子物理模型，研究短通道穿隧電晶體微縮至10奈米以下的行為，並提出相關的設計方案。

標準結構的穿隧電晶體在元件通道長度微縮至20奈米以下後，受到短通道效應的影響劇增，無法維持良好的電流開關特性。此論文探討了標準結構的穿隧電晶體其短通道效應的電流行為與物理機制，進而提出有效可微縮至次10奈米穿隧電晶體的設計架構。此論文採用非對稱無接面通道之穿隧電晶體結構進行微縮探討，研究結果並與標準結構元件之相關結果比較討論。研究發現，若採用所提出的元件架構與設計參數，將可使穿隧電晶體仍能遵循半導體產業微縮法則繼續縮小。

Tunnel field-effect transistor (TFET) has demonstrated its steep subthreshold swing to surpass the physical limit of MOSFET devices, serving as a promising candidate for energy-efficient applications. However, scaling TFET devices into the sub-20 nm regimes suffers from the severe short-channel effects. This thesis elucidates the physical mechanisms of the short-channel effects in conventional TFET devices, and explores the proper design of sub-10 nm TFETs using asymmetric junctionless structure. Two-dimensional device simulations are performed to examine the on-off switching of TFET devices incorporated with appropriate physical models. By employing the proposed asymmetric junctionless architecture, the TFET devices can be successfully scaled down into sub-10 nm regimes to follow the scaling pace for future low-power applications.

目次
致謝 i
論文摘要 ii
Abstract iii
目次 iv
圖次 vi
表次 x
符號定義 xi

第一章 序論 1
1.1 金氧半場效電晶體 1
1.2 金氧半場效電晶體次臨界擺幅限制 2
1.3 穿隧電晶體突破60mV/decade限制 3
1.4 穿隧電晶體低電壓應用 3
1.5 穿隧電晶體的問題與挑戰 4
1.6 論文架構 4

第二章 穿隧電晶體的理論與操作 9
2.1 穿隧理論 9
2.2 能帶間穿隧模型 12
2.3 穿隧電晶體的操作機制 13
2.4 非對稱無接面穿隧電晶體 14
2.5 模擬元件結構 15

第三章 短通道非對稱無接面穿隧電晶體特性分析 25
3.1 穿隧電晶體的短通道效應 25
3.2 穿隧電晶體的短汲極效應 27
3.3 通道的摻雜濃度影響 29
3.4 汲極的摻雜濃度影響 30
3.5 閘極功函數與介電層 30

第四章 量子束縛效應 64
4.1能階量子化 64
4.2能帶偏移 66
4.3能帶偏移在短通道穿隧電晶體的影響 66

第五章 結論 74

參考文獻


圖次
圖(1.1) 金氧半場效電晶體之示意圖。 6
圖(1.2) 金氧半場效電晶體閘極長度演進圖。 7
圖(1.3) 金氧半場效電晶體與穿隧電晶體電流-電壓特性曲線示意圖。 8
圖(2.1) 電子以波函數的形式穿過矩行能障示意圖。 16
圖(2.2) 半導體內載子發生能帶間穿隧示意圖。 17
圖(2.3) N型穿隧電晶體的結構與導通時的電壓。 18
圖(2.4) P型穿隧電晶體的結構與導通時的電壓。 19
圖(2.5) 穿隧電晶體在關閉時的能帶。 20
圖(2.6) 穿隧電晶體在導通時的能帶。 21
圖(2.7) 穿隧電晶體之互補式電流-電壓特性曲線圖。 22
圖(2.8) 非對稱無接面穿隧電晶體的結構圖。 23
圖(2.9) 二維的傳統穿隧電晶體與非對稱無接面穿隧電晶體結構圖與參數。 24
圖(3.1) PIN-TFETs與AJ-TFETs在通道長度20奈米之電流-電壓特性曲線圖。 32
圖(3.2) PIN-TFETs與AJ-TFETs在通道長度20奈米，穿隧能障寬度隨閘極電壓變化圖。插圖為PIN-TFETs與AJ-TFETs(a)關閉、(b)導通時能帶能障寬度圖。 33
圖(3.3) (a)PIN-TFETs、(b)AJ-TFETs在通道長度20、10、5奈米，受短通道效應影響的電流-電壓特性曲線圖。 34
圖(3.4) PIN-TFETs(a)關閉、(b)導通時，能障寬度隨通道長度微縮而變窄之能帶。 35
圖(3.5) AJ-TFETs(a)關閉、(b)導通時，能障寬度隨通道長度微縮而變窄之能帶。 36
圖(3.6) AJ-TFETs在閘極電壓(a)0.32V、(b)0.38V時，穿隧能障寬度之能帶圖。 37
圖(3.7) (a)穿隧電晶體隨通道長度縮短的平均次臨界擺幅。(b)平均次臨界擺幅與最小次臨界擺幅算法。 38
圖(3.8) (a)PIN-TFETs、(b)AJ-TFETs在通道長度20奈米，汲極長度30、20、10、5奈米的短汲極效應電流-電壓特性曲線圖。 39
圖(3.9) (a)PIN-TFETs、(b)AJ-TFETs在通道長度10奈米，汲極長度30、20、10、5奈米的短汲極效應電流-電壓特性曲線圖。 40
圖(3.10) (a)PIN-TFETs、(b)AJ-TFETs在通道長度5奈米，汲極長度30、20、10、5奈米的短汲極效應電流-電壓特性曲線圖。 41
圖(3.11) (a)PIN-TFETs、(b)AJ-TFETs在通道長度20奈米，汲極長度30、20、10、5奈米元件關閉時的短汲極效應下穿隧能障能帶圖。 42
圖(3.12) (a)PIN-TFETs、(b)AJ-TFETs在通道長度10奈米，汲極長度30、20、10、5奈米元件關閉時的短汲極效應下穿隧能障能帶圖。 43
圖(3.13) (a)PIN-TFETs、(b)AJ-TFETs在通道長度5奈米，汲極長度30、20、10、5奈米元件關閉時的短汲極效應下穿隧能障能帶圖。 44
圖(3.14) (a)PIN-TFETs、(b)AJ-TFETs 在不同汲極長度，隨通道縮短的最小次臨界擺幅。 45
圖(3.15) 20奈米通道長度之AJ-TFETs：(a)臨界電壓隨通道濃度改變的電流-電壓特性曲線圖。(b)不同通道濃度的能帶圖。 46
圖(3.16) 10奈米通道長度之AJ-TFETs：(a)臨界電壓隨通道濃度改變的電流-電壓特性曲線圖。(b)不同通道濃度的能帶圖。 47
圖(3.17) 5奈米通道長度之AJ-TFETs：(a)臨界電壓隨通道濃度改變的電流-電壓特性曲線圖。(b)不同通道濃度的能帶圖。 48
圖(3.18) 20奈米通道長度之PIN-TFETs：(a)臨界電壓隨通道濃度改變的電流-電壓特性曲線圖。(b)不同通道濃度的能帶圖。 49
圖(3.19) 10奈米通道長度之PIN-TFETs：(a)臨界電壓隨通道濃度改變的電流-電壓特性曲線圖。(b)不同通道濃度的能帶圖。 50
圖(3.20) 5奈米通道長度之PIN-TFETs：(a)不同通道濃度時的電流-電壓特性曲線圖。(b)不同通道濃度的能帶圖。 51
圖(3.21) 20奈米通道長度之AJ-TFETs：(a)次臨界電流隨通道濃度改變的電流-電壓特性曲線圖。(b)不同汲極濃度時的能帶圖。 52
圖(3.22) 10奈米通道長度之AJ-TFETs：(a)次臨界電流隨通道濃度改變的電流-電壓特性曲線圖。(b)不同汲極濃度時的能帶圖。 53
圖(3.23) 5奈米通道長度之AJ-TFETs：(a)次臨界電流隨通道濃度改變的電流-電壓特性曲線圖。(b)不同汲極濃度時的能帶圖。 54
圖(3.24) 20奈米通道長度之PIN-TFETs：(a)次臨界電流隨通道濃度改變的電流-電壓特性曲線圖。(b)不同汲極濃度時的能帶圖。 55
圖(3.25) 10奈米通道長度之PIN-TFETs：(a)次臨界電流隨通道濃度改變的電流-電壓特性曲線圖。(b)不同汲極濃度時的能帶圖。 56
圖(3.26) 5奈米通道長度之PIN-TFETs：(a)次臨界電流隨通道濃度改變的電流-電壓特性曲線圖。(b)不同汲極濃度時的能帶圖。 57
圖(3.27) (a)PIN-TFETs、(b)AJ-TFETs在不同閘極厚度的電流電壓-特性曲線圖。 58
圖(3.28) PIN-TFETs在不同閘極氧化層厚度(a)關閉、(b)導通時之能帶圖。 59
圖(3.29) AJ-TFETs在不同閘極氧化層厚度(a)關閉、(b)導通時之能帶圖。 60
圖(3.30) (a) PIN-TFETs、(b) AJ-TFETs在不同功函數的電流電壓-特性曲線圖。 61
圖(3.31) PIN-TFETs在不同功函數(a)關閉、(b)導通時之能帶圖。 62
圖(3.32) AJ-TFETs在不同功函數(a)關閉、(b)導通時之能帶圖。 63
圖(4.1) 能量與能態密度密度於不同維度呈現不同函數關係，(a)塊材(3-D)、(b)量子井(2-D)、(c)量子線(1-D)、(d)量子點(0-D)。 68
圖(4.2) (a)粒子在位能井中能階的分布(b)在較窄的位能井寬度量子侷限效應使電子能階間距變更大。 69
圖(4.3) 在雙閘極結構電子和電洞被限制在量子井之有效能隙大小。 71
圖(4.4) AJ-TFETs受量子束縛效應下的電流-電壓曲線圖(a)通道長度20nm、(b)通道長度5nm。 72
圖(4.5) PIN- TFETs受量子束縛效應的電流-電壓曲線圖(a)通道長度20nm、(b)通道長度5nm。 73

表次
表(4.1) 計算在不同矽基板厚度的有效能隙大小。 70

[1] IBM Syst. & Technol. “22nm Next-Generation IBM System z Microprocessor,” International Solid-State Circuits Conference of the IEEE, pp. 1-3, Feb. 2015.
[2] K. Roy, “Leakage Current Mechanisms and Leakage Reduction Techniques in Deep-Submicrometer CMOS Circuits, ” Proceedings of the IEEE, vol. 91, no. 2, pp. 305-327 Feb. 2003.
[3] D. J. Frank, R. H. Dennard, E. Nowak, P. M. Solomon, Y. Taur, A.-S. P. Wong, “Device Scaling Limits of Si MOSFETs and Their Application Dependencies,” Proceedings of the IEEE, vol. 89, no. 3, pp. 259-288, Mar. 2001.
[4] K. Mistry, “Intel’s Revolutionary 22 nm Transistor Technology”, p. 10, May. 2011., http://download.intel.com/newsroom/kits/research/2011/pdfs/22nm_Discussion.pdf.
[5] Takayuki Kawahara, “Subthreshold Current Reduction for Decoded Driver by Self-Reverse Biasing,” IEEE Journal of Solid-State Circuits, vol. 28, no. 11, pp. 1136-1144, Nov. 1993.
[6] Adrian M. Ionescu and Heike Riel, “Tunnel field-effect transistors as energy efficient electronic switches,” Macmillan Publishers Limited. All rights reserved, Nature 479, pp. 329-337, Nov. 2011.
[7] K. Boucart and A. M. Ionescu, “Double-gate tunnel FET with high-κ gate dielectric,” IEEE Trans. Electron Devices, vol. 54, no. 7, pp. 1725-1733, Jul. 2007.
[8] C. Anghel, P. Chilagani, A. Amara, and A. Vladimirescu, “Tunnel field effect transistor with increased ON current, low-k spacer and high-k dielectric,” Applied Physics Letters, vol. 96, no. 12, pp. 122104-122104-3, Mar. 2010.
[9] T. Krishnamohan, K. Donghyun, S. Raghunathan, and K. Saraswat, “Double-gate strained-Ge heterostructure tunneling FET (TFET) with record high drive currents and <60mV/dec subthreshold slope,” in IEDM Technical Digest., pp. 1-3, Dec. 2008.
[10] Q. Zhang, W. Zhao, and S. A. Seabaugh, “Low-subthreshold-swing tunnel transistors,” IEEE Electron Device Letters, vol. 27, no. 4, pp. 297-300, Apr. 2006.
[11] A. S. Verhulst, W. G. Vandenberghe, K. Maex, and G. Groeseneken, “Tunnel field-effect transistor without gate-drain overlap,” Applied Physics Letters, vol. 91, no. 5, p. 053102, Jul. 2007.
[12] A. Chattopadhyay and A. Mallik, “Impact of a Spacer Dielectric and a Gate Overlap/Underlap on the Device Performance of a Tunnel Field-Effect Transistor,” IEEE Trans. Electron Devices, vol. 58, no. 3, pp. 677-683, Mar. 2011.
[13] L. Liu, D. Mohata, and S. Datta, “Scaling length theory of double-gate interband tunnel field-effect transistors,” IEEE Trans. Electron Devices, vol. 59, no. 4, pp. 902-908, Apr. 2012.
[14] C. Zener, “A theory of the electrical breakdown of solid dielectrics,” in Proceedings of the Royal Society of London A, vol. 145, no. 855, pp. 523-529, Jul. 1934.
[15] Donald A. Neamen, “Semiconductor Physics And Devices,” 4th edition, 2012.
[16] S. M. Sze, “Physics of Semiconductor Devices,” 2nd edition, Wiley, New York, 1981.
[17] E. O. Kane, “Theory of tunneling,” Journal of Applied Physics, vol. 31, no. 1, pp. 83-91, 1961.
[18] Synopsys Sentaurus Device User Guide, Synopsys Inc., Mountain View, CA, USA, 2010.
[19] K.-H. Kao et al., “Direct and indirect band-to-band tunneling in germanium-based TFETs,” IEEE Trans. Electron Devices, vol. 59, no. 2, pp. 292-301, Feb. 2012.
[20] Ben G. Streetman and S. K. Banerjee, “Solid State Electronic Devices,” 6nd edition, U.S.A, 2006.
[21] M. Luisier and G. Klimeck, “Simulation of nanowire tunneling transistors: From the Wentzel–Kramers–Brillouin approximation to full-band phonon-assisted tunneling,” Journal of Applied Physics, vol. 107, no. 8, pp. 084507-084507-6, Apr. 2010.
[22] B. Ghosh and M. W. Akram, “Junctionless tunnel field effect transistor,” IEEE Electron Device Letters, vol. 34, no. 5, pp. 584–586, May 2013.
[23] Chun-Hsing Shih and Nguyen Van Kien, “Sub-10-nm Asymmetric Junctionless Tunnel Field-Effect Transistors,” Journal of the Electron Devices Society(JEDS), vol. 2, no. 5, pp. 128–132, Sep. 2014.
[24] K. Boucart and A. M. Ionescu, “Double gate tunnel FET with ultrathin silicon body and high-k gate dielectric,” in Proceedings of the European Solid State Device Research Conference, pp. 383–386, Sep. 2006.
[25] Eng-Huat Toh, Grace Huiqi Wang, Ganesh Samudra, and Yee-Chia Yeo, “Device physics and design of germanium tunneling field-effect transistor with source and drain engineering for low power and high performance applications,” Journal of Applied Physics, vol. 103, no. 10, pp. 104504, May 2008.
[26] K. Boucart and A. M. Ionescu, “ Length scaling of the double gate tunnel FET with a high-k gate dielectric,” Solid-State Electronics, vol. 51, no. 11/12, pp. 1500–1507, Nov./Dec. 2007.
[27] Chun-Hsing Shih and Nguyen Van Kien, “Sub-10nm tunnel field-effect transistor with graded Si/Ge heterojunction,” IEEE Electron Device Letters, vol. 32, no. 11, pp. 1498–1500, Nov. 2011.
[28] M. G. Bardon, H. P. Neves, R. Puers, and C. V. Hoof, “Pseudo-two- dimensional model for double-gate tunnel FETs considering the junctions depletion regions,” IEEE Trans. Electron Devices, vol. 57, no. 4, pp. 827–834, Apr. 2010.
[29] Yu-Hsuan Chen, Nguyen Dang Chien, Jr-Jie Tsai, Yan-Xiang Luo, and Chun-Hsing Shih, “Short-drain effect of 5 nm tunnel field-effect transistors,” Silicon Nanoelectronics Workshop, Kyoto, Japan. (Indexed by EI, IEEE), Jun. 2015
[30] Hyum Woo Kim, Min-Chul Sun, Sang Wan Kim and Byung-Gook Park, “Hump Phenomenon in Transfer Characteristics of Double-Gated Thin-Body Tunneling Field-Effect Transistor (TFET) with Gate/Source Overlap” in International Nanoelectronics Conference (INEC) of the IEEE, pp. 364-366, Jan. 2013.