(3.236.222.124) 您好!臺灣時間:2021/05/11 08:59
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:耿順一
研究生(外文):Shuen-Yi Keng
論文名稱:三維鰭式電晶體之應力分析及遷移率模型
論文名稱(外文):Stress Analysis and Mobility Model for 3D FinFET
指導教授:張書通李昌駿李昌駿引用關係
指導教授(外文):Shu-Tong ChangChang-Chun Lee,
口試委員:湯銘
口試委員(外文):Ming Tang
口試日期:2016-06-23
學位類別:碩士
校院名稱:國立中興大學
系所名稱:電機工程學系所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2016
畢業學年度:104
語文別:中文
論文頁數:59
中文關鍵詞:應力遷移率
外文關鍵詞:Stressmobility
相關次數:
  • 被引用被引用:1
  • 點閱點閱:169
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:1
本論文研究三維鰭式電晶體各製程步驟所產生的應力大小與分布,研究方法為先以SolidWorks畫出三維鰭式電晶體結構,再以ANSYS應力分析模擬器來做應力分析,得到各個製程步驟所產生的應力大小與分布,以及比較不同尺寸材料對應力大小及分布的影響,然後再利用Sentaurus TCAD與二階壓阻模型計算出遷移率對通道應力之變化。



The stress distribution and magnitude of 3D FinFET cause by each process steps is studied in this work. SolidWorks is first applied to drawing the 3D FinFET structural diagram , and then , the ANSYS stress analysis simulator is utilized for simulating each process steps generating stress , Sentaurus TCAD and second order piezoresistance model are used for calculating the mobility change in stress.



目錄
誌謝 i
中文摘要 ii
Abstract iii
目錄 iv
圖目錄 v
表目錄 vii
第一章 導論 1
1.1 研究動機 1
1.2 文獻回顧 2
1.2.1 應變矽 2
1.2.2 壓阻模型 6
1.2.3 平面電晶體後閘極製程技術對應力的影響 8
第二章 模擬軟體介紹 10
2.1 ANSYS簡介 10
2.2 有限元素法 11
2.3 Sentaurus TCAD之Sband功能與模型簡介 14
2.3.1 區域與材料(Regions and Materials) 14
2.3.2 電極(Contact) 15
2.3.3 非局部線(Nonlocal Lines) 15
2.3.4 元件座標軸(Device Coordinate Axes) 15
2.4 SolidWorks簡介 17
第三章 應力與應變模擬 19
3.1 應力與應變 19
3.2 晶格不匹配應力模擬 26
第四章 三維鰭式電晶體應力分析 29
4.1 FinFET製程應力模擬 29
4.2 尺寸及濃度變化對應力的影響 37
第五章 三維鰭式電晶體遷移率模型 43
5.1 模型建立 43
5.2 結果與討論 46
5.3 未來展望 48
參考文獻 49
附錄 52



[1] Parsons J., “Relaxation of Strained Silicon on Virtual Substrates, PhD Thesis, in Physics”, University of Warwick: Coventry, 2007.
[2] K. Rim et al., “Characteristics and device design of sub-100 nm strained Si N- and PMOSFETs,” VLSI Symposium , pg. 98-99, June 2002.
[3] B. H. Lee, A. Mocuta, S. Bedell, H. Chen, D. Sadana, K. Rim, P. O''Neil, R. Mo, K. Chan, C. Cabral, C. Lavoie, D. Mocuta, A. Chakravarti, R. M. Mitchell, J. Mezzapelle, F. Jamin, M. Sendelbach, H. Kermel, M. Gribelyuk, A. Domenicucci, K. A. Jenkins, S. Narasimha, S. H. Ku, M. Ieong, I. Y. Yang, E. Leobandung, P. Agnello, W. Haensch, and J. Welser, “Performance enhancement on sub-70nm strained silicon SOI MOSFETs on ultra-thin thermally mixed strained silicon/SiGe on insulator (TM-SGOI) substrate with raised S/D”, in IEDM Tech. Dig., pp.946-948, December 2002.
[4] K. Rim, K. Chan, L. Shi, D. Boyd, J. Ott, N. Klymko, F. Cardone, L. Tai, S. Koester, M. Cobb, D. Canaperi, B. To, E. Duch, I. Babich, R. Carmthers, P. Saunders, G. Walker, Y. Zhang, M. Steen, and M. Ieong, “Fabrication and Mobility Characteristics of Ultra-thin Strained Si Directly on Insulator (SSDOI) MOSFETs”, IEDM Tech. Digest , pp. 49-52, Dec 2003.
[5] Kyoungsub Shin, Technologies for enhancing multi-gate Si MOSFET performance, 2006.
[6] Jeff Wu, Xin Wang, “Stress Engineering for 32nm CMOS Technology Node”, IEEE, pp113-116, 2008.

[7] 蔡政源,「具源/汲極應力源的金氧半場效電晶體元件之應力響應研究」, 2014。
[8] Geert Eneman, Eddy Simoen, Peter Verheyen, and Kristin De Meyer, “Gate Influence on the Layout Sensitivity of Si1−xGex S/D and Si1−yCy S/D Transistors Including an Analytical Model”,IEEE,2008 .
[9] T. Benabbas, P. Francois, Y. Androussi, and A. Lefebvre, ”Stress relaxation in highly strained InAs/GaAs structures as studied by finite element analysis and transmission electron microscopy”, AIP, pp2763-2767, 1996.
[10] 宋裕祺、蘇進國、張荻薇,「有限元素法在鋼斜張橋結構分析之應用」“Applications of Finite Element Method on Structural Analysis of Steel Cable-Stayed Bridges”,中日「鋼結構工程」研討會,Tainan,Taiwan,2007。
[11] 賴育良、林啟豪、謝忠祐,「ANSYS電腦輔助工程分析」,儒林圖書有限公司,台北,pp. 1-5~1-7,2002。
[12] 劉晉奇,電腦輔助工程分析入門:ANSYS速學,五南圖書出版股份有限公司,2009。
[13] G. Abstreiter, H. Brugger, T. Wolf, H. Jorke, and H. J. Herzog, Strain-induced two-dimensional electron gas in selectively doped Si/SixGe1-x superlattices", Phys. Rev, 1985.
[14] Synopsys Sentaurus Mannual 201206.
[15] 朱賢儒,「SolidWorks 2013設計入門經典教材」,上奇資訊股份有限公司,2013。
[16] 陳俊鴻,「SolidWorks 2013電腦輔助設計基礎入門篇」,易習圖書,2014。
[17] Suyog Gupta, GERMANIUM-TIN (GeSn) TECHNOLOGY, STANFORD UNIVERSITY ,2013.


[18] M. Karner, Z. Stanojevic, F. Mitterbauer, C. Kernstock, H. Demel, Global TCAD Solutions, “Bringing Physics to Device Design – a Fast and Predictive Device Simulation Framework”,2015.
[19] Francesco Conzatti, Nicola Serra, David Esseni, Marco De Michielis, Alan Paussa, Pierpaolo Palestri,, Luca Selmi, Stephen M. Thomas, Terence E. Whall, David Leadley, E. H. C. Parker, Liesbeth Witters, Martin J. Hÿtch, Etienne Snoeck, T. J. Wang, W. C. Lee, Gerben Doornbos, Georgios Vellianitis, Mark J. H. van Dal, and R. J. P. Lander, “Investigation of Strain Engineering in FinFETs Comprising Experimental Analysis and Numerical Simulations”,IEEE,2011.
[20] Chang-Chun Lee, Shu-Tong Chang, Sen-Wen Cheng ,Bow-Tsin Chian, “Performance Investigation of Nanoscale Strained Ge pMOSFETs with a GeSn Alloy Stressor”,ASP,2015.
[21] Kyoungsub Shin, “Technologies for enhancing multi-gate Si MOSFET performance” UNIVERSITY OF CALIFORNIA, BERKELEY.2006.



QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔