跳到主要內容

臺灣博碩士論文加值系統

(100.28.0.143) 您好!臺灣時間:2024/07/14 23:26
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:江茹慧
研究生(外文):Jiang,Ru Hui
論文名稱:應用於連續漸近式類比數位轉換器的低壓降線性穩壓器
論文名稱(外文):Low Dropout Regulator for Successive Approximation Analog to Digital Converter
指導教授:朱大舜
指導教授(外文):Chu,Ta Shun
學位類別:碩士
校院名稱:國立清華大學
系所名稱:電機工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2016
畢業學年度:104
論文頁數:68
中文關鍵詞:低壓降線性穩壓器
外文關鍵詞:Low Dropout Regulator
相關次數:
  • 被引用被引用:0
  • 點閱點閱:216
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
低壓降線性穩壓器已經被廣泛的使用在各種3C產品上,特別是近幾年流行的可攜帶式電子產品,此時延長電池的續電能力是非常重要的。由於電子產品的電路系統上有許多不同的模組,所以需要不同電壓位準的直流供應電壓。因此,一個電路系統會用到許多個穩壓電路,所以穩壓 IC 的效能及穩定特性在電子產品中扮演舉足輕重的腳色。
在類比電路設計中我們可分為以下幾個部份: A/D、D/A、電壓源、電流源、放大器等,而電壓源在這幾個方面中是非常重要的,因為二極體、電阻、電容和電晶體等電子元件都會受到溫度的變化而影響特性,就算溫度只有微小的變化也都可能造成整個系統無法運作,所以在類比電路中一個穩定的電流源或電壓源是必要的。
本論文的研究重點為設計一低壓降線性穩壓器,用以提供一個穩定的電壓,低壓降線性穩壓器包括參考電壓源、誤差放大器、分壓回授電阻以及功率電晶體。本論文使用台積電65奈米製程設計,操作電壓為2.5伏特,因線性穩壓器具有電路架構簡單、輸出漣波低、外部元件少、功率消耗低‧‧‧等特性,所以很適合用在可攜式電子產品中。

Low Dropout Linear Regulator has been widely used in a variety of 3C products, especially the popular portable electronic products in recent years, where extending battery life is the most important thing.Since there are many different modules on electronic circuit, so they need a variety of voltage levels of the DC supply voltage. Thus, the circuit of a system required use multiple voltage regulator circuit, voltage regulator IC plays a very important roles in the performance and stability characteristics of electronic products.
In the field of analog IC design can be divided into several parts: A / D, D / A ,voltage source, current source, amplifier, and a voltage source which is the very important, because a stable voltage or current source is the basis of analog circuits. Electronic components diodes, resistors, capacitors and transistors, etc. are affected by changes of temperature. Analog design for only a few degrees Celsius temperature difference can cause a tremendous impact.
In this paper, the research focus on the design of a low-dropout linear regulator with a stable voltage, the former includes voltage reference generator, error amplifier, feedback network, and Power MOS and is implemented with TSMC 65nm process, operating voltage at 2.5 volt. Due to the linear regulator circuit having a simple structure, low output ripple, less external components, low power consumption and other characteristics. So it is suitable for using in portable electronic products.

中文摘要 II
Abstract(英文摘要) III
目錄 IV
第一章 簡介 1
1.1研究動機 1
1.2論文架構 1
第二章 研究背景以及相關研究介紹 3
2.1線性穩壓器介紹 3
2.2線性穩壓器之規格 4
2.2.1輸出電壓差(Dropout Voltage) 4
2.2.2靜態電流(Quiescent Current) 5
2.2.3轉換效率(Efficiency) 7
2.2.4負載調節率 (Load Regulation) 7
2.2.5線性調節率(Line Regulation) 9
2.2.6暫態響應(Transient Response) 11
2.2.7頻率響應(Frequency Response) 14
2.2.8電源拒斥比(Power Supply Rejection Ratio) 17
2.2.9等效串聯電組(Equivalent Series Resistance) 17
2.3低壓降線性穩壓器電路設計考量 17
第三章 帶差參考電壓電路 19
3.1與供應電源無關之偏壓(supply-Independent Biasing) 19
3.2帶差參考電壓介紹 21
3.2.1負溫度係數 22
3.2.2正溫度係數 23
3.2.3帶差參考電路 24
3.2.4曲率校正 26
3.2.5PTAT(Proportional To Absolute Temperature)電流生成 27
3.3可操作在供應電壓低於1V之帶差參考電路 29
3.3.1可用一般MOS製程實現供應電壓低於1V之帶差參考電路 30
3.3.2僅使用CMOS電晶體實現參考電壓源 32
第四章 用於SAR ADC的低壓降線性穩壓器 35
4.1與溫度無關之電壓電路設計 36
4.1.1電晶體尺寸 36
4.1.2模擬結果 37
4.2帶差參考電壓電路設計 37
4.2.1電晶體尺寸 38
4.2.2帶差參考電壓電路之放大器設計 38
4.2.3電晶體尺寸 39
4.2.4模擬結果 40
4.2.5帶差參考電壓全電路 41
4.2.6模擬結果 42
4.3低壓降線性穩壓器電路設計 43
4.3.1誤差放大器設計 44
4.3.2浮動電流源(floating current source) 44
4.3.3電晶體尺寸 46
4.3.4模擬結果 47
4.3.5低壓降線性穩壓器輸出電壓差 48
4.3.6低壓降線性穩壓器靜態電流 49
4.3.7低壓降線性穩壓器負載調節率 50
4.3.8低壓降線性穩壓器線性調節率 51
4.3.9低壓降線性穩壓器頻率響應 52
4.3.10低壓降線性穩壓器電源拒斥比 52
4.4用於SAR ADC低壓降線性穩壓器電路設計 53
4.4.1用於SAR ADC誤差放大器設計 54
4.4.2電晶體尺寸 54
4.4.3模擬結果 56
4.4.4用於SAR ADC低壓降線性穩壓器輸出電壓差 57
4.4.5用於SAR ADC低壓降線性穩壓器靜態電流 59
4.4.6用於SAR ADC低壓降線性穩壓器負載調節率 59
4.4.7用於SAR ADC低壓降線性穩壓器線性調節率 60
4.4.8用於SAR ADC低壓降線性穩壓器頻率響應 61
4.4.9用於SAR ADC低壓降線性穩壓器電源拒斥比 62
4.4.10用於SAR ADC低壓降線性穩壓器輸出電壓 63
4.4.11比較未接LDO與LDO for SAR ADC時域模擬 63
4.4.12 SAR ADC頻譜分析模擬結果 65
第五章 結論 67
參考文獻 68

[1] G. A. Rincon-Mora and P. E. Allen, “Optimized Frequency-Shaping Circuit Topologies for LDO’s,” IEEE Transactions on Circuits and System-II, vol. 45, pp.703-708, June 1998.
[2] G. A. Rincon-Mora, “Current Efficient, Low Voltage, Low-Dropout Regulators,” Ph.D. Thesis,Atlanta, GA: Georgia Institute of Technology, 1996.
[3] B. S. Lee, “Technical review of low dropout voltage regulator operation and performance,” Texas Instruments Application Report, SLVA072, Aug. 1999.
[4] P. E. Allen and D. R. Holberg, CMOS Analog Circuit Design. New York, NY: Oxford, 2002.
[5] B. Razavi, Design of Analog CMOS Integrated Circuit, New York: McGraw-Hill, 2001.
[6] H. Banba, H. Shiga, A. Umezawa, T. Miyaba, T. Tanzawa, S. Atsumi and K. Sakui, “A CMOS Bandgap Reference Circuit with Sub-1-V Operation,” IEEE J. Solid-State Circuits, vol. 34, pp. 670-674, May 1999.
[7] K. N. Leung and P. K. T. Mok, “A Sub-1V 15-ppm/ CMOS Bandgap Voltage ℃ Reference without Requiring Low Threshold Voltage Device,” IEEE J. Solid-State Circuits, vol. 37, pp. 526-530, Apr 2002.
[8] Xiaohua Fan, Chinmaya Mishra and Edgar Sanchez-Sinencio, ”Single Miller Capacitor Frequency Compensation Technique for Low-Power Multistage Amplifiers,” IEEE J. Solid-State Circuits, vol. 40, no. 3, pp. 584-592, Mar. 2005.
[9] R. Hogervorst, J. P. Tero, R. G. H. Eschauzier, and J. H. Huijsing,“A Compact Power-Efficient 3 V CMOS Rail-to-Rail Input/Output Operational Amplifier for VLSI Cell Libraries,” IEEE Journal of Solid State Circuits, 29, 12, 1505-1513, (1994).

連結至畢業學校之論文網頁點我開啟連結
註: 此連結為研究生畢業學校所提供,不一定有電子全文可供下載,若連結有誤,請點選上方之〝勘誤回報〞功能,我們會盡快修正,謝謝!
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top