跳到主要內容

臺灣博碩士論文加值系統

(3.231.230.177) 您好!臺灣時間:2021/08/04 03:23
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

: 
twitterline
研究生:吳銘峰
研究生(外文):Wu, Ming-Feng
論文名稱:高速電路通訊介面之共模傳導干擾與靜電放電防制分析
論文名稱(外文):Analysis and suppression of common mode noise and Electrostatic discharge occurring at the High-Speed Communication Interface
指導教授:程光蛟
指導教授(外文):Tiong, Kwong-Kau
口試委員:林漢年楊昌正程光蛟
口試委員(外文):Lin, Han-NianTiong, Kwong-Kau
口試日期:2016-06-28
學位類別:碩士
校院名稱:國立臺灣海洋大學
系所名稱:電機工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2016
畢業學年度:104
語文別:中文
論文頁數:84
中文關鍵詞:共模雜訊靜電電磁相容性電磁干擾性
外文關鍵詞:Commom mode noiseElectroStatic DischargeElectromagnetic CompatibilityElectric Magnetic Interruption
相關次數:
  • 被引用被引用:1
  • 點閱點閱:197
  • 評分評分:
  • 下載下載:74
  • 收藏至我的研究室書目清單書目收藏:0
本論文研究主機板上之高速電路通訊介面所發生的對地共模傳導雜訊之抑制對策與USB3.1積體電路(Integrated Circuit,IC)內部針對靜電耐受性的提升與防制。由於主機板上之共模干擾電流會藉由電纜或電源的直接傳導方式去影響周邊電子設備導致其誤動作或性能失效,因此在第一部份研究10 GBase-T高速通訊介面的共模雜訊抑制,依據著CNS13438[9]之法規來做通訊介面之共模擾動干擾之量測,並利用共模扼流線圈與Bob-Smith電路的共模抑制對策,使其主機板內部減少對地的共模雜訊電流進而減少主機板對外在環境的傳導干擾影響程度。
第二部份的研究為如何提升主機板內部的高速傳輸晶片層級對於靜電的衝擊,依據法規IEC61000-4-2[16]使用靜電槍來完成此項測試,並藉由TLP傳輸脈衝量測判斷出晶片與外部之防護元件TVS之箝制電壓, 藉由低電壓與低容值的靜電防護元件選用以及針對信號眼狀圖的量測來提升並確保晶片之靜電耐受度與高速信號因防護元件的寄生容值對信號的上升時間與下降時間及抖動現象等影響,進而判斷信號是否有符合眼狀圖的法規規範值。

This thesis deals with two subject matters that commonly associate with the performance of high speed communication (HSC) device. The first is on the existence of common mode noise (CMN) occurring at the HSC interface due to non-ideal grounding. The second is on the analysis and upgrade on electrostatic discharge (ESD) tolerance of the integrated circuit of USB3.1.
The HSC interfacial CMN induced interference may propagate along the connecting cable or directly transmitted via the power source to influence the proper operation of the surrounding electronic devices. The interference may lead to malfunction or failure of the electronic equipment. Therefore in the first part of our investigative work, we analyzed the CMN occurring at a 10 GBase-T HSC interface and implemented various means to suppress such interferences. The measurement of the interfacial CMN of the telecommunication interface is in accordance with the protocol CNS13438[9] standard’s measurement method of the impedance stabilization networks. The methodologies implemented consisted of the use of high frequency noise suppression electronics device such as the common mode choke and Bob-Smith Circuit to inhibit the HSC interfacial CMN current to the GND’s loop occurring from the Motherboard. We have demonstrated that the applied procedure can reduce the Motherboard internal CMN current, thereby minimizing the conduction emission interference impact of the Motherboard on the peripheral environment.
Next, the issue of ESD tolerance of the integrated circuit of USB3.1.is addressed. The measurement is in accordance with the protocol IEC61000-4-2[16] using ESD gun to complete this investigation and utilizing the transmission line pulsing system to measure the clamping voltage between the integrated circuit of USB3.1 and the external protective device which consists of a transient-voltage-suppression (TVS) diode. The ESD suppressing TVS diode can affect the signal integrity of the system via influencing the High-Speed signal waveform rise time, fall time, and jitters. Through adopting TVS diode with low clamping voltage and capacitance values as the ESD protective measure and utilizing the USB3.1 electrical transmitter compliance testing, we have ascertained the improvement of ESD immunity and signal integrity of the integrated circuit of USB3.1.

摘要 I
Abstract II
目錄 III
圖目錄 V
表目錄 IX
第一章緒論 1
1.1 前言 1
1.2 研究動機 1
1.3 章節概述 2
第二章主機板之電磁相容性問題簡介 3
2.1 前言 3
2.2 EMC效應說明 (輻射/傳導/耐受) 3
2.2.1 電磁相容之成因與環境 4
2.2.2 電磁干擾 6
2.2.3 電磁耐受 7
2.3 干擾耦合原理與模式[3] 8
2.3.1 公共阻抗耦合 8
2.3.2 輻射耦合 9
2.3.3 輻射發射與傳導發射 11
2.4 主機板之面臨電磁相容性問題與設計準則 11
2.4.1 晶片組之射頻干擾 13
2.4.2 記憶體之輻射干擾 14
2.4.3 HalfMini-WLAN卡之天線走線佈局干擾 16
2.4.4 USB訊號之輻射干擾 17
2.4.5 HDMI埠之靜電與輻射干擾 18
2.4.6 VGA埠之靜電與輻射干擾 20
2.5 抑制電磁相容性問題之對策 20
2.5.1 電磁干擾濾波器 (電源端濾波器,訊號端濾波器 ) 20
2.5.2 各類暫態抑制器之參數比較 27
2.5.3 電磁屏蔽 28
第三章主機板之通訊介面共模擾動干擾防制分析 30
3.1 傳導干擾概述 30
3.2 試驗設備介紹 30
3.3 共模干擾量測之架構介紹 (試驗方塊圖與配置圖) 35
3.4 試驗數據與對策防制 37
3.4.1 通訊介面之共模擾動干擾量測之原始報告 38
3.4.2 通訊介面之共模擾動干擾量測之對策報告 39
3.4.3 對策元件簡介 45
3.5 結論 - 試驗結果分析與比對 48
第四章USB3.1板卡之晶片針腳靜電放電防制分析 49
4.1 前言 49
4.2 靜電放電原理與一般靜電解決對策 49
4.2.1 對策元件簡介 57
4.3 TLP傳輸脈衝試驗介紹 (試驗方塊圖與配置圖) 59
4.4 試驗介紹 63
4.4.1 探討USB3.1 晶片針腳之TLP傳輸脈衝測試與靜電槍測試 63
4.4.2 探討USB3.1晶片於靜電對策後之TLP量測與靜電槍測試 65
4.4.3 針對USB3.1 晶片於靜電對策後之眼狀圖量測 72
4.5 結論 - 試驗結果分析與比對 81
第五章結論 82
5.1 結論 82
5.2 未來展望 82
參考文獻 83

[1] 電磁相容技術之產品研發與認證,楊繼深編著。
[2] 電子產品的雷擊浪湧與靜電放電防護方案,網址: http://www.amazingic.com.tw/chinese/03_news/02_detail.php?ndid=83。上網日期 : 2016-03-23
[3] 產品設計中的EMC技術,Tim Willaims著,百度文庫,公共阻抗耦合,網址:http://wenku.baidu.com/view/74f86a4acf84b9d528ea7ae7.html。上網日期:2016-03-23
[4] 電纜的電磁干擾分析,網址:http://www.dzsc.com/data/html/2011-7-25/91544.html。上網日期:2016-03-23
[5] 百度文庫,輻射耦合,網址:http://baike.baidu.com/view/5745560.htm。上網日期:2016-03-23
[6] 電磁相容理論與實務,林漢年王曉謙林明星邱正男許崇宜陳居毓吳俊德何子儀謝翰璋編著
[7] 電磁屏蔽技術分析,網址:http://www.autooo.net/utf8-classid124-id49900.html。上網日期:2016-03-25
[8] Sugar Bay Value and Bromolow-WSPlatform Design Guide (PDG),Intel 編著
[9] CNS13438(2006):「資訊技術設備—射頻擾動特性—限制值與量測方法」,經濟部標準檢驗局
[10] R&S®ESH2-Z5 V-Network, 4 lines, 25 A,網址:https://www.rohde-schwarz.com/us/product/esh2-z5-productstartpage_63493-9895.html。上網日期:2016-03-31
[11] R&S®ESCI EMI Test Receiver,網址:https://www.rohde-schwarz.com/product/esci-productstartpage_63493-11628.html。上網日期:2016-03-31
[12] Capacitive Non-Contact Voltage Probe,網址:http://fischercc.com/ViewProductGroup.aspx?productgroupid=116。上網日期:2016-03-31
[13] CURRENT MONITOR PROBES,網址:HTTP://FISCHERCC.COM/VIEWPRODUCTGROUP.ASPX?KEYWORD=F-33-4。上網日期:2016-03-31
[14]Toshihisa Masuda、Nobuo Kuwabara、Ryuichi Kobayashi,Method of Estimating Calibration Accuracy for Capacitive Voltage Probe
[15] US Patent no US5321372,Robert W. Smith,Synoptics Communications, Inc.June 1994
[16] IEC61000-4-2,International Standard,Edition 2.0,2003
[17] ESD測試與設計服務,網址:http://www.ma-tek.com/tw/service_detail.php?path=49。上網日期:2016-04-03
[18] 閂鎖效應,網址:http://www.twwiki.com/wiki/%E9%96%82%E9%8E%96%E6%95%88%E6%87%89。上網日期:2016-04-05
[19] 傳輸線脈衝產生系統簡介,網址: http://www.alab.ee.nctu.edu.tw/~esd/document/%e5%82%b3%e8%bc%b8%e7%b7%9a%e8%84%88%e8%a1%9d%e7%94%a2%e7%94%9f%e7%b3%bb%e7%b5%b1%e7%b0%a1%e4%bb%8b.pdf。上網日期:2016-04-05
[20] 劉建宏,2003年6月,電路版高速數位連接子系統之眼狀圖分析,國立台灣大學碩士論文
[21] IEC61000-4-5,International Standard,Edition 2.0,2003 Part4-5:Testing and measurement techniques – Surge immunity test
[22] Current Probes, More Useful Than You Think,Douglas C.Smith
[23] EN55024,1998/A1:2001/A2:2003;AS/NZS CISPR 24:2002:Information technology equipment-Immunity characteristics-Limits and methods of measurement
[24] The Use of Ferrites in EMI Suppression,網址:www.tai-tech.com.tw。上網日期:2016-05-18
[25] 射頻微波電路設計,陳弘典編著。
[26] 低通濾波器,網址:https://zh.wikipedia.org/zh-tw/%E4%BD%8E%E9%80%9A%E6%BB%A4%E6 %B3%A2%E5%99%A8。上網日期:2016-05-18
[27] 電磁兼容性,網址: https://zh.wikipedia.org/zh-tw/%E7%94%B5%E7%A3%81%E5%85%BC%E5%AE%B9% E6%80%A7。上網日期:2016-05-19
[28] 國際電工委員會,網址:https://zh.wikipedia.org/wiki/%E5%9B%BD%E9%99%85%E7%94%B5%E5%B7%A5%E5%A7%94%E5%91%98%E4%BC%9A。上網日期:2016-05-19
[29] Differential signaling,網址:https://en.wikipedia.org/wiki/Differential_signaling
上網日期:2016-05-19
[30] 10 Gigabit Ethernet,網址:https://en.wikipedia.org/wiki/10_Gigabit_Ethernet
上網日期:2016-05-19

連結至畢業學校之論文網頁點我開啟連結
註: 此連結為研究生畢業學校所提供,不一定有電子全文可供下載,若連結有誤,請點選上方之〝勘誤回報〞功能,我們會盡快修正,謝謝!
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top