(44.192.66.171) 您好!臺灣時間:2021/05/18 22:10
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:林柏戎
研究生(外文):PO JUNG LIN
論文名稱:與互補式金氧半場效電晶體相容的射頻功率電晶體之設計與分析
論文名稱(外文):Design and Characterization of CMOS-compatible RF Power MOSFETs
指導教授:陳坤明陳坤明引用關係胡心卉
指導教授(外文):Kun-Ming ChenHsin-Hui Hu
口試委員:范育成陳坤明李耀仁胡心卉
口試日期:2016-07-20
學位類別:碩士
校院名稱:國立臺北科技大學
系所名稱:電子工程系研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
畢業學年度:104
語文別:中文
中文關鍵詞:最大震盪頻率截止頻率低摻雜漂移區功率電晶體
外文關鍵詞:maximum oscillation frequencycut-off frequencyn-drift regionpower MOSFET
相關次數:
  • 被引用被引用:1
  • 點閱點閱:49
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本篇論文主要使用標準CMOS製程製作射頻功率電晶體,功率電晶體以橫向擴散金氧半場效電晶體(LDMOS)為主。藉由製程流程的改進與製程參數的最佳化,可以將LDMOS與CMOS製作在同一晶圓上,實現CMOS/LDMOS製程整合。然而傳統多指插形結構之LDMOS有過早崩潰效應,崩潰電壓不到20 V,因此在元件佈局方面修改射頻功率電晶體之終端結構,我們提出了改良式多指插形結構和跑道形結構的LDMOS。
在元件量測方面對不同結構的功率電晶體元件進行直流特性分析和高頻S參數量測,直流特性分析包括導通電阻和崩潰電壓;而S參數量測主要是萃取元件的截止頻率和最大震盪頻率。在不同低摻雜漂移區濃度下對不同結構元件進行量測,不同結構之元件的崩潰電壓差異很大,然而導通電阻與頻率特性差異較小,最後也分析了元件的熱特性。透過製程的改良與元件佈局方法提高了製程之整合性,同時也給予未來設計射頻功率電晶體的一個指標參考。
In this thesis, an RF power MOSFET technology is developed using the standard CMOS process. The laterally diffused MOS (LDMOS) structures are adopted in our study for RF power applications. By modifying and optimizing the CMOS processes, the LDMOS and CMOS have been fabricated successfully on the same chip for implementing the CMOS/LDMOS integration. However the LDMOS with a standard multifinger layout has a low breakdown voltage (< 20V) due to the premature breakdown at the edge termination. To solve this problem, device layouts with different termination designs have been proposed.
DC and high frequency characteristics of RF power MOSFETs with different layouts were measured to extract the on resistance, breakdown voltage, cut-off frequency and maximum oscillation frequency. We analyze these electrical parameters of LDMOS with different layouts and various n-drift region doses. It is observed that there is a large difference in breakdown voltage between different layouts, however the on resistance only change slightly. Finally, we investigate the thermal effect on the high-frequency performances of power MOSFETs. Through the fabrication process and device layout improvements, the CMOS and LDMOS can be integrated more easily. Our experimental results also can provide a guideline for future RF power MOSFET design.
目 錄

中文摘要 ...i
英文摘要 ..ii
誌謝 .iv
目錄 ..v
表目錄 vii
圖目錄 viii
第一章 緒論 1
1.1 橫向擴散金氧半場效電晶體 1
1.2 RF LDMOS結構與操作原理 2
1.3 研究動機與目的 3
1.4 論文架構 5
第二章 CMOS-LDMOS製程整合技術 6
2.1 研究方法 6
2.2 RF LDMOS與CMOS元件製程 ..6
2.3 CMOS製程使用P-body implant取代Vth implant 11
2.3.1 介紹 11
2.3.2 直流參數萃取 11
2.3.3 P-body implant取代Vth implant 11
2.3.4 使用P-body implant之優點 15
2.4 CMOS製程下的RF LDMOS特性 16
第三章 不同終端設計之射頻功率電晶體直流與高頻特性分析 20
3.1 簡介 20
3.2 不同終端設計結構對LDMOS的崩潰電壓影響 22
3.3 導通電阻分析 27
3.4 高頻特性分析 32
3.4.1 高頻參數量測方法 32
3.4.2 高頻參數定義 32
3.4.3 實驗之RF LDMOS頻率特性 34
3.4.4 Finger B和Race-Track LDMOS高頻特性分析 36
3.5 結論 39
第四章 射頻功率電晶體的熱特性分析 40
4.1 介紹 40
4.2 0.8 m/3.0 m LDMOS的熱特性 40
4.3 0.4 m/2.2 m LDMOS的熱特性 53
第五章 總結論 61
參考文獻 62、表目錄

表2.1 相同通道摻雜濃度之直流參數...............…..................... 12
表2.2 不同通道摻雜濃度之直流參數............................................... 13、圖目錄

圖1.1 pn 接面崩潰................................................ 2
圖1.2 汲極接觸對基體的穿擊崩潰............................................ 2
圖1.3各種不同電晶體的頻率範圍和功率輸出,LDMOS持續往高功率和
高頻率推動................................................ ..4
圖1.4 接收器和發射器 ........................................ 4
圖2.1 標準CMOS與RF LDMOS製程......................... 7
圖2.2 本論文CMOS與RF LDMOS製程整合流程................................ 8
圖2.3 均勻通道NMOS(a)佈局圖(b)剖面結構......................................... 10
圖2.4 非均勻通道NMOS(a)佈局圖(b)剖面結構..................................... 10
圖2.5 nonuniform NMOS和uniform NMOS之Id-Vd 13
圖2.6 nonuniform NMOS和uniform NMOS之Id-Vg........................ 14
圖2.7 nonuniform NMOS和uniform NMOS摻雜濃度在2.0×1013 cm-2下之DIBL............. 14
圖2.8 將nonuniform NMOS的P-body implant濃度提高之Id-Vg..... 15
圖2.9 不同尺寸LDMOS之Id-Vd............................................... 16
圖2.10 不同尺寸LDMOS之Id-Vg............................................... 17
圖2.11 為圖2.10圓圈部分放大............................................... 17
圖2.12 不同尺寸LDMOS之轉導參數............................................... 18
圖2.13 不同尺寸LDMOS之off-state Breakdown Voltage....................... 19
圖3.1 (a)傳統多指插形結構(b)改良式多指插形結構(c)跑道形結構 21
圖3.2 XX’橫切面....................... 22
圖3.3 不同終端設計(a)Finger A (b)Finger B....................... 23
圖3.4 n-drift濃度等於2.3×1012 cm-2下三種結構的崩潰....................... 25
圖3.5 三種結構元件對上不同n-drift佈植濃度之崩潰電壓................... 25
圖3.6 (a) AA’剖面結構(b) BB’剖面結構....................... 26
圖3.7 LDMOS之導通電阻組成....................... 27
圖3.8 LDMOS做為開關(a)元件關閉(b)元件導通....................... 28
圖3.9 LDMOS之Id-Vd....................... 29
圖3.10 三種結構元件的電阻與不同n-drift摻雜濃度關係....................... 30
圖3.11 Race-Track元件和Finger元件之Id-Vd....................... 31
圖3.12 H21大小對頻率關係....................... 33
圖3.13 Unilateral Power Gain大小與頻率關係....................... 34
圖3.14 n-drift摻雜濃度為2.6×1012 cm-2下之頻率與閘極偏壓關係...... 35
圖3.15 不同尺寸的LDMOS頻率與n-drift摻雜濃度關係................. 35
圖3.16 不同n-drift摻雜下Finger B之LDMOS截止頻率與最大震盪頻率
對閘極偏壓關係................. 37
圖3.17 Finger B之LDMOS截止頻率與最大震盪頻率對不同n-drift摻雜
濃度................. 37
圖3.18 (a) Finger B single-end contacts(b) Race-Track poly-gate contacts...... 38
圖4.1 n-drift摻雜濃度等於2.6×1012 cm-2之Id-Vd...... 41
圖4.2 n-drift摻雜濃度等於2.6×1012 cm-2之Id-Vg和轉導參數...... 42
圖4.3不同溫度下元件之導通電阻...... 42
圖4.4不同n-drift摻雜濃度下gm溫度係數對閘極偏壓關係...... 43
圖4.5 n-drift摻雜濃度等於2.3×1012 cm-2之頻率與閘極偏壓關係...... 46
圖4.6 n-drift摻雜濃度等於2.6×1012 cm-2之頻率與閘極偏壓關係...... 46
圖4.7 n-drift摻雜濃度等於3.4×1012 cm-2之頻率與閘極偏壓關係..... 47
圖4.8不同n-drift摻雜濃度下fT溫度係數對閘極偏壓關係...... 47
圖4.9不同n-drift摻雜濃度下fmax溫度係數對閘極偏壓關係...... 48
圖4.10 n-drift摻雜濃度等於2.3×1012 cm-2之gm與閘極偏壓關係...... 48
圖4.11 n-drift摻雜濃度等於2.6×1012 cm-2之gm與閘極偏壓關係...... 49
圖4.12 n-drift摻雜濃度等於3.4×1012 cm-2之gm與閘極偏壓關係...... 49
圖4.13不同n-drift摻雜濃度下gm溫度係數對閘極偏壓關係...... 50
圖4.14 n-drift摻雜濃度等於2.3×1012 cm-2之gm、fT、fmax溫度係數對
閘極偏壓關係................................................................................................50
圖4.15 Cgs不同溫度下與極偏壓關係...... 51
圖4.16 Cgd不同溫度下與閘極偏壓關係...... 51
圖4.17不同n-drift摻雜濃度下的Cgs + Cgd溫度係數對閘極偏壓關係…....52
圖4.18 n-drift摻雜等於2.3×1012 cm-2之頻率與閘極偏壓關係...... 54
圖4.19 n-drift摻雜等於2.6×1012 cm-2之頻率與閘極偏壓關係... 54
圖4.20 n-drift摻雜等於3.4×1012 cm-2之頻率與閘極偏壓關係... 55
圖4.21不同n-drift摻雜濃度下fT溫度係數對閘極偏壓關係... 55
圖4.22不同n-drift摻雜濃度下fmax溫度係數對閘極偏壓關係... 56
圖4.23 n-drift摻雜濃度等於2.3×1012 cm-2之gm與閘極偏壓關係... 56
圖4.24 n-drift摻雜濃度等於2.6×1012 cm-2之gm與閘極偏壓關係... 57
圖4.25 n-drift摻雜濃度等於3.4×1012 cm-2之gm與閘極偏壓關係... 57
圖4.26不同n-drift摻雜濃度下gm溫度係數對閘極偏壓關係... 58
圖4.27 n-drift摻雜濃度等於2.3×1012 cm-2之gm、fT、fmax溫度係數對
閘極偏壓關係... 58
圖4.28 Cgs溫度係數對閘極偏壓關係... 59
圖4.29 Cgd溫度係數對閘極偏壓關係... 59
圖4.30 Cgs + Cgd溫度係數對閘極偏壓關係... 60
參考文獻

[1] H. J. Sigg, G. D. Vendelin, T. P. Cauge, and
J. Kocsis, “D-MOS transistor for microwave
applications,” IEEE Trans. Electron Devices, vol.
19, no. 1, pp. 45-53, 1972.
[2] S. H. Voldman, “ESD RF technology and circuits,”
John Wiley & Sons Ltd, 2006.
[3] S. J. C. H. Theeuwen, and J. H. Qureshi, “LDMOS
technology for RF power amplifiers,” IEEE Trans.
Microw. Theory Techn., vol. 60, no. 6, pp. 1755-
1763, June 2012.
[4] J. Appels and H. Vaes, “High voltage thin layer
devices (RESURF devices),” IEDM Tech. Dig., pp.
238-241, 1979.
[5] J. L. Sanchez, “State of the art and trends in
power integration,” in MSM, Puerto Rico, USA,1999.
[6] S. J. Theeuwen and H. Mollee, “LDMOS transistors
in power microwave applications,” White Paper, NXP
semiconductors.
[7] F. van Rijs, and S. J. C. H. Theeuwen,
“Efficiency improvement of LDMOS transistors for
base stations: towards the theoretical limit,”
IEDM Tech. Dig., pp. 205-208, Dec. 2006.
[8] Y. Tan, M. Kumar, J. K. O. Sin, J. Cai, and J.
Lau, “A LDMOS technology compatible with CMOS and
passive components for integrated RF power
amplifiers,” IEEE Electron Device Lett., vol. 21,
no. 2, pp. 82-84, Feb. 2000.
[9] “NDL High Frequency Technology Center.”
[10] J. Victory, J. Sanchez, T. Demaassa, and B.
Welfert, “Application of the MOS charge-sheet
model to nonuniform doping along the channel,”
Solid-St. Electron., vol. 38, no.8, pp. 1497-
1503, 1995.
[11] A. C. T. Aarts and W. J. Kloosterman, “Compact
modeling of High-Voltage LDMOS devices
including Quasi-Saturation,” IEEE Trans. Electron
Devices, vol. 53, no. 4, pp. 897-902, Apr. 2006.
[12] T. C. Lim and G. A. Armstronga, “The impact of
the intrinsic and extrinsic resistances of double
gate SOI on RF performance,” Solid-State
Electron., vol. 50, no. 5, pp. 774-783, 2006.
[13] D. Krizai, G. Charitat, and S. Amon, “A new
analytical model for determination of breakdown
voltage of RESURF structures,” Solid-St.
Electron., vol. 39, no. 9, pp. 1353-1358, 1996.
[14] Adriaan W. Ludikhuize, “A review of RESURF
technology”, ISPSD, pp. 11-18, 2000.
[15] G. M. Dolny, G. E. Nostrand, and Kevin E., “The
effect of temperature on lateral DMOS transistors
in a power IC technology,” IEEE Trans. Electron
Devices, vol. 39, no. 4 Apr. 1992.
[16] K. M. Chen, B. Y. Chen, H. W. Chen, C. S. Chiu,
G. W. Huang, C. H. Chang, and H. H. Hu, “Effect
of drift region resistance on temperature
characteristics of RF power LDMOS transistors”,
IEEE Radio Frequency Integrated Circuits
Symposium, pp. 443-446, 2013.
電子全文 電子全文(網際網路公開日期:20210805)
連結至畢業學校之論文網頁點我開啟連結
註: 此連結為研究生畢業學校所提供,不一定有電子全文可供下載,若連結有誤,請點選上方之〝勘誤回報〞功能,我們會盡快修正,謝謝!
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top