跳到主要內容

臺灣博碩士論文加值系統

(44.221.70.232) 您好!臺灣時間:2024/05/29 11:20
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:林青峰
研究生(外文):LIN,CHING-FENG
論文名稱:半導體封裝覆晶產品上片製程良率改善 - 以S公司為例
論文名稱(外文):Improving the yield of the die attach process for Flip Chip productp in semiconductor manufacturing – A case study of S company
指導教授:吳美芳吳美芳引用關係遲銘璋遲銘璋引用關係
指導教授(外文):WU, MEI-FANGCHIH, MING-CHANG
口試委員:吳美芳遲銘璋鄭豐聰
口試委員(外文):WU, MEI-FANGCHIH, MING-CHANGZHENG, FONG-CONG
口試日期:2017-06-21
學位類別:碩士
校院名稱:逢甲大學
系所名稱:工業工程與系統管理學系
學門:工程學門
學類:工業工程學類
論文種類:學術論文
論文出版年:2017
畢業學年度:105
語文別:中文
論文頁數:34
中文關鍵詞:覆晶產品銅柱凸塊上片
外文關鍵詞:Flip chipCopper pillar bumpdie attach
相關次數:
  • 被引用被引用:0
  • 點閱點閱:344
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
半導體覆晶(Flip chip)產品技術日益成熟,靠著行動裝置如手機、平板的強烈需求,半導體產業持續成長;在半導體技術不斷提升的同時,生產良率也顯得相當重要,因為良率會影響到公司與產品的獲利率。本文研究以S公司為例,探討該公司半導體封裝製程中,銅柱凸塊封裝上片的製程良率。本研究首先使用品管手法魚骨圖、要因分析與德菲法(Delphi Method)來找出品質問題點,並利用累積公差設計分析與一因子變異數實驗設計,來改善覆晶產品封裝製程銅柱凸塊封裝上片(Die attach)製程良率;最後研究結果為加深助焊劑承載盤的深度,以增加助焊劑的量,來改善上片製程良率。
The Flip Chip product technology is a mature stage of product life cycle in semiconductor manufacturing. Due to the strong demand in mobile devices as mobile phone or tablet, the semiconductor industry keeps on growing continuously. As the technologies in semiconductor manufacturing are upgraded and improved constantly, the issues in improving the yield are also attract researchers/practitioners’s attention. Since it is obvious that the yield will influence the company’s profit significantly. This research work is a case study from S company, this paper uses Fish-Bone, causes & effects chart and delphi method to explore the quality issue, and also utilize the cumulative tolerance design and one way ANOVA in experimental design to improve the copper pillar bump of flip chip on die attach process yield.。The research findings indicate that increase flux tray depth to add more flux to improve die attach process yield.
第一章 緒論
1.1 前言
1.2 研究動機及背景
1.3 研究目的
1.4 研究範圍與限制
第二章 製程簡介
2.1 覆晶產品封裝製程
2.2 覆晶產品上片製程
2.3 上片製程失效模式
第三章 文獻探討
3.1 製程良率
3.2 實驗設計
3.3 覆晶產品的製程問題
3.4 信賴性
3.5 助焊劑
3.6 助焊劑厚度
3.7 下個世代產品
第四章 研究方法
4.1 研究流程
4.2 研究工具
第五章 案例研究
5.1 案例基本資訊
5.2 異常原因分析
5.3 問題改善與對策
5.4 實證結果與分析
第六章 結論與建議
參考文獻
一、中文部份
呂執中, & 陳銘男(2008)。以六標準差專案進行觸控面板之品質改善。品質學報, 15(4), 271-281.
李得盛、黃承龍、彭定國(2004)。應用資料探勘於半導体良率提昇與失效診斷(I) 。國科會研究計畫。計畫編號:NSC93-2213-E159-002。
李泰志、鍾文仁、李銘衍(2007)。模具知識管理之工程圖設計與公差分析。中國機械工程學會第二十四屆全國學術研討會論文集。論文編號:D19-0049。
徐元直(2011)。新曙光!封測業者積極發展3D IC。SIPO 半導體產業的推手。44,pp. 11-12。
喬廣文、蘇朝墩(2002)。應用六標準差方法提升半導體封裝製程品質 (Doctoral dissertation)。出版之碩士論文,交通大學管理學院工業工程與管理學程碩士班,新竹市。
張建斐、翁睿廷、蔡易璋、陳盈谷、廖英傑、林松茂、侯欽德(2014)。QC七大手法及問題分析與解決:企業持續改善的基本課題。中國生產力中心。
二、英文部份
Appelt, B. K., Chung, H., Chen, C., Wang, R., & Hung, M. (2011, December). Low cost fcCSP based on cu pillar. In Electronics Packaging Technology Conference (EPTC), 2011 IEEE 13th pp. 236-239.
Chen, H. C., Chuang, Y. C., Chang, C. H., & Tseng, W. (2016). Study on a formulated no clean flux for fine-pitch flip chip package of copper pillar/microbump interconnect. In Microsystems, Packaging, Assembly and Circuits Technology Conference (IMPACT), 2016 11th International pp. 243-246.
Gopakumar, S., Borgesen, P., & Srihari, K. (2007). Assembly issues with Sn/Ag/Cu bumped flip chips. Soldering & Surface Mount Technology, 19(4), pp. 3-10.
Hou, Z., Johnson, R.W., Yaeger, M., Konarski, M. and Crane, L. (2002), “Assembly & reliability of flip chip-onlaminate with lead-free solder”, Advancing Microelectronics, 29 (2), pp. 7-12.
Jang, J. W., Yoo, S. J., Hwang, H. I., Yuk, S. Y., Kim, C. K., Kim, S. J., ... & An, S. H. (2015). New Failure Mode of Flip-Chip Solder Joints Related to the Metallization of an Organic Substrate. Journal of Electronic Materials, 44(10), pp. 39-57.
Liu, A., Lo, T., Li, J., Chen, E., Yang, J. Z., & Chen, C. T. (2014, December). Flip chip die attach flux evaluation method. In Electronics Packaging Technology Conference (EPTC), 2014 IEEE 16th, pp. 168-170. IEEE.
Liu, W., Xia, G., Liang, T., Li, T., Wang, X., Xie, J., ... & Yu, D. (2015). Development of high yield, reliable fine pitch flip chip interconnects with copper pillar bumps and thin coreless substrate. In Electronic Components and Technology Conference (ECTC), 2015 IEEE 65th, pp. 1713-1717. IEEE.
Linstone, H. A., & Turoff, M. (Eds.). (1975). The Delphi method: Techniques and applications (Vol. 29). Reading, MA: Addison-Wesley.
Montgomery, D. C. (2008). Design and analysis of experiments. John Wiley & Sons.
Steve Bezuk, PH.D (2000).Flip chip challenges. Gartner website. Retrieved 2000, from http://www.pcfly.info/pdf/flip-chip/0.pdf
Tonapi, S., Srihari, K., & Borgensen, P. (2001, January). Effect of flux and reflow parameters on lead-free flip chip assembly. In Proc. 2001 APEX Tech. Conf, pp. 14-18.
Tsao, P. H., et al. "Cu Bump Flip Chip Package Reliability on 28nm Technology." Electronic Components and Technology Conference , 2016 IEEE 66th. IEEE, 2016.

電子全文 電子全文(本篇電子全文限研究生所屬學校校內系統及IP範圍內開放)
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top