(44.192.112.123) 您好!臺灣時間:2021/03/04 04:06
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:林建宇
研究生(外文):Lin, Chien-Yu
論文名稱:研究多數位訊號處理器架構的長期演進技術小型基站
論文名稱(外文):The Study of Multi-DSP Architecture for LTE Small Cell
指導教授:許騰尹
指導教授(外文):Hsu, Terng-Yin
口試委員:孫明福賴煒棋
口試委員(外文):Sun, Ming-FuLai, Wei-Chi
口試日期:2017-07-28
學位類別:碩士
校院名稱:國立交通大學
系所名稱:資訊科學與工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2017
畢業學年度:105
語文別:中文
論文頁數:58
中文關鍵詞:小型基站開發平台長期演進技術可擴充架構
外文關鍵詞:Small CellDevelopment PlatformLTEScalable Architecture
相關次數:
  • 被引用被引用:0
  • 點閱點閱:96
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
在現今社會中仍使用許多大型基站,基站間因為會互相干擾,彼此不能設太近,這會造成部分地區訊號不佳的問題,以及部分室內遮蔽物太多,或是地下室,也都有收訊不好的問題,使用小型基站可以解決以上問題,不只可以提升覆蓋率,還可以為大型基站分擔流量,而且架設成本、功耗也都比較低,我們可以在使用者數量龐大的地方佈建一些小型基站以分擔流量,像是鬧區、火車站,在辦公大樓中,由於遮蔽物太多,許多地方收訊不好,也很適合佈建小型基站來增加覆蓋率。
本篇論文實作了Single-Core架構及Dual-Core架構小型基站,並且可以通過LTE 5MHz頻寬下的壓力測試,測試資料量為一個frame,在Dual-Core架構的部分驗證了兩個DSP之間的控制與資料傳輸,以及匯流排擴充的測試,證明此架構是能夠Scale-up的,不增加匯流排數量最高可以擴充到16個DSP及16個硬體加速器,若增加匯流排則可以更多,效能評估的測試取LTE規格頻寬20MHz,硬體部分包含連續2048點的FFT/IFFT運算,及Turbo Decoder在modulation type 64-QAM,一個subframe有效資料最大情況,運算所需時間,軟體的部分參照DSP公司提供的數據, Uplink Flow與Downlink Flow的一個subframe資料皆可在1ms內處理完畢,符合LTE規格。
There are many base stations still exist in modern times. The distance between base station must not be close because it would cause some area have bad reception by interfering. Bad reception will also happened in the basement or shadowing. The problem described above can be solved by Small Cell. Small Cell are not only increase coverage but also share the flow with base stations, and the cost of power and set up are very low, so we can set up some Small Cell at the place where have huge number of users, like stations, office building, downtown etc.
This paper shows the implementations of Single-Core Small Cell and Dual-Core Small Cell and it would pass the stress test in 5Mhz bandwidth of LTE. In the architecture of Dual-Core, we verify the control and data transfer between two DSP and bus extension test in a frame. We prove the architecture of Dual-Core can be scale-up. We can extend 16 DSP and 16 hardware accelerator by not increasing the number of bus. If we increase the number of bus, we can extend more DSP and hardware accelerator. We test the performance of our platform in 20Mhz bandwidth of LTE which contains the maximum number of data in a subframe. The Uplink flow and Downlink flow of our implementation can be done in one millisecond which is the time limit of a subframe in LTE standards.
摘要 i
Abstract ii
誌謝 iii
目錄 iv
Chapter 1 緒論 1
Chapter 2 平台描述與困難點 3
2.1 使用DSP實作小型基站的困難點 4
2.2 硬體資源 5
2.2.1 XC4500 6
2.2.1.1 XC4500 Block Diagram 6
2.2.1.2 使用方式 7
2.2.2 Mixed Radix DFT (MRD) 8
2.2.2.1 MRD Block Diagram 9
2.2.2.2 使用方式 9
2.2.3 Turbo Decoder 10
2.2.3.1 Turbo Decoder Block Diagram 11
2.2.3.2 使用方式 11
2.2.4 Viterbi Decoder 13
2.2.4.1 Viterbi Decoder Block Diagram 13
2.2.4.2 使用方式 14
2.2.5 Hybrid Automatic Repeat Request (HARQ) 15
2.2.5.1 HARQ Block Diagram 15
2.2.5.2 使用方式 16
2.2.6 AXI Bus 16
2.2.6.1 N-to-M Interconnect 16
2.2.6.2 從Vivado環境轉到ASIC環境的問題 16
2.2.7 APB Decoder 17
Chapter 3 Multi-Core Architecture 18
3.1 MRD處理連續資料 20
3.2 測試Turbo Decoder的DSP程式 20
3.3 Viterbi Decoder使用上的問題 22
3.4 XC4500間的資料交換及控制 23
3.5 匯流排的串接方式 24
3.6 AXI Bus與APB Decoder Address分派 27
3.7 External Memory及Switch 29
3.8 硬體擴充 31
Chapter 4 測試與驗證 33
4.1 MRD處理連續資料測試 33
4.2 XC4500間的資料交換及控制測試 38
4.3 平台壓力測試 40
4.3.1 FFT/IFFT 40
4.3.2 Turbo Decoder 44
4.3.3 Viterbi Decoder 49
4.4 效能評估 53
Chapter 5 結論 56
參考文獻 58
[1] CEVA-XC4500TM Architecture Specification Vol-I Rev 1.1.0F, CEVA, August 2015
[2] CEVA-XCTM Mixed Radix DFT (MRD) Tight-Coupled Extension (TCE) Specification Rev 1.0.1, CEVA, June 2015
[3] LTE/HSPA dual mode CTC decoder TC1700 Version 3.11 Datasheet, TurboConcept, June 17, 2013
[4] CEVA-XCTM Viterbi Decoder Tight-Coupled Accelerator Specification Rev 1.0.1, CEVA, May 2013
[5] CEVA-XCTM Hrbrid Automatic Repeat Request (HARQ) TCE Architecture Specification Rev1.1.0, CEVA, February 2014
[6] Xilinx, AXI Interconnect v2.1 LogiCORE IP Product Guide, April 6, 2016, from http://www.xilinx.com/
[7] ARM, AMBA® AXITM and ACETM Protocol Specification, October 28, 2011
[8] KEYSIGHT, LTE_ConvCoder (Downlink Convolutional Coding), from http://www.keysight.com/
[9] Xilinx, Virtex-6 Libraries Guide for HDL Designs, December 2, 2009, from http://www.xilinx.com/
[10] ARM, AMBATM 3 APB Protocol v1.0 Specification, August 17, 2004
[11] Magdalena Nohrborg, LTE, December 2008, from http://www.3gpp.org/technologies/keywords-acronyms/98-lte
連結至畢業學校之論文網頁點我開啟連結
註: 此連結為研究生畢業學校所提供,不一定有電子全文可供下載,若連結有誤,請點選上方之〝勘誤回報〞功能,我們會盡快修正,謝謝!
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔