本研究主要是從伺服器基本輸入輸出系統(Basic input and output system, BIOS )中找出既能保有好的效能又能達到省電效果的最佳設定。本研究在探討找到中階伺服器基本輸入輸出系統相關可能會影響整體伺服器效能和功耗的設定項目，經分析這些設定的功能之後，再透過固定的硬體和執行相同軟體條件，實驗來驗證是否有達到省電效果。本研究結果當超執行緒技術功能、集群晶片技術功能、增強型階梯式降頻技術功能和非一致性內存存取功能在開啟時，有助於節省能源效果；反之若硬體預取功能、鄰近緩存預取功能和渦輪加速技術功能在關閉其功能時有省電效果。

This study tries to find the best basic input and output system (BIOS) and set the power saving status for server. In this thesis, we explored and found BIOS of mid-range server, which may affect the overall server performance and power consumption setting items. After analyzing the functions of these settings, through experiments to verify whether there is to achieve energy saving. Based on the test result of this thesis, when hyper-threading technology, cluster on die technology, enhanced Intel speed step technology and non-uniform memory access function is turned on, these functions will achieve the best power saving. On the other hand, the following functions which include hardware prefetching, adjacent cache line prefetching function and turbo mode technology function on do not help to achieve power saving.

目　錄
摘 要 I
ABSTRACT II
謝　誌 III
目　錄 IV
圖目錄 VII
表目錄 X
第一章 緒論 1
1.1 研究背景與動機 1
1.2 研究目的 2
1.3 研究方法 2
1.4 論文架構 3
第二章 研究背景 4
2.1 伺服器能源之星(Energy Star for Computer Server) 4
2.2 GPIB介面 8
2.3 RJ45 10
2.4 JAVA 簡介 11
2.5 鎖定記憶體分頁應用 12
2.6 SPECpower_ssj 2008 13
第三章 目前使在伺服器上的BIOS功能 16
3.1 超執行緒技術(Hyper-Threading)工作原理 18
3.2 硬體預取和鄰近緩存預取功能 (Hardware Prefetcher and Adjacent Cache Line Prefetch)工作原理 20
3.3 渦輪加速技術(Turbo Mode)工作原理 21
3.4 集群晶片COD( Clurter-On-Die)工作原理 23
3.5 增強型階梯式降頻技術(EIST Enhanced Intel SpeedStep Technology)工作原理 24
3.6 非一致性內存存取 Non-Uniform Memory Access 工作原理 26
第四章 實驗結果 27
4.1 實驗設備 27
4.2 實驗架構 29
4.3 實驗結果 30
4.4 超執行緒技術實驗結果 31
4.5 硬體預取功能實驗結果 33
4.6 鄰近緩存預取功能實驗結果 35
4.7 渦輪加速技術實驗結果 37
4.8 集群晶片技術實驗結果 39
4.9 增強型階梯式降頻技術實驗結果 41
4.10 非一致性內存存取技術實驗結果 43
4.11 實驗結果結論 45
4.12 節省電費計算 50
第五章 結論與未來展望 52
5.1 結論 52
5.2 未來展望 53
參考文獻 54

參考文獻
[1] 蔡淳仁, 多執行緒Java處理器設計, 國立交通大學資訊科學與工程研究所, 民國103年6月.
[2] 呂勁甫, 考慮執行緒平行度且快取記憶體資源並應用於通用圖形處理器之執行緒排程演算法, 國立交通大學電子工程學系,民國103年7月.
[3]陳兆安,多執行緒BIOS在多核心處理器上效能的改善,天主教輔仁大學資訊工程研究所,民國99年7月.
[4] 張翰峰,使用多執行緒處理器以提升 Java 直譯器效能之研究,國立成功大學工程科學學系,民國95年6月.
[5] SPECpower_ssj2008, https://www.spec.org ,accessed on Jan. 21, 2016.
[6] 張峰華, 使用 CPU 負載電流動態調整電壓並降低個人電腦功率消耗, 輔仁大學電機工程學系, 民國101年6月.
[7]洪仲昀,多執行緒能否在單一CPU上提升效能, 天主教輔仁大學資訊工程研究所,民國94年6月.
[8]吳天鱗、陳逸銘 著，BIOS Insid: BIOS研發技術，旗標出版，民國94年.
[9]呂少青, 多核心處理器架構下消耗功率與程式資源分配關係之研究, 國立臺灣科技大學電子工程系,民國100年12月.
[10] 楊杰叡, NUMA多核心系統之降低資源競爭的動態任務感知排程之設計與研究, 國立暨南國際大學資訊管理學系,民國102年7月.
[11]Intel® Hyper-Threading Technology, https://en.wikipedia.org/wiki/Hyper-threading, accessed on Feb. 2, 2017.
[12]Uniform Memory Access, https://en.wikipedia.org/wiki/Uniform_memory_access, accessed on Feb. 1, 2017.
[13]行政院主計總處, 「電腦應用概況報告」, 民國 100 年.
[14]維基百科,BIOS, https://zh.wikipedia.org/wiki/BIOS, accessed on Dec. 15, 2016.
[15]台灣電力公司,「台灣電力公司電價表」, http://www.taipower.com.tw，2016, accessed on Feb. 2, 2017.
[16]Energy Star , ENERGY STAR Program Requirements for Computer Servers Eligibility Criteria Version 2.0, https://www.energystar.gov/ , accessed on Feb. 12, 2017.
[16]維基百科,CPU快取, https://zh.wikipedia.org/zh-tw/CPU%E7%BC%93%E5%AD%98, accessed on Nov. 13, 2016.
[17] 多核心計算環境—NUMA與CPUSET簡介, http://www.cc.ntu.edu.tw/chinese/epaper/0015/20101220_1508.htm, accessed on Jan. 14,2017.
[18]Intel® Xeon® Processor E5-2600 V4 Product Family Technical Overview, https://software.intel.com/en-us/articles/intel-xeon-processor-e5-2600-v4-product-family-technical-overview,accessed on Dec. 12,2106.
[19] 增強型的Intel SpeedStep, http://www.intel.com/support/tw/processors/sb/cs-028855.htm, accessed on Dec. 12, 2016.
[20] Intel® Hyper-Threading Technology, http://www.intel.com, accessed on Dec. 12,2016.
[21] Hardware Performance Counter,
http://en.wikipedia.org/wiki/Hardware_performance_counter, accessed on Dec. 12,2016.