跳到主要內容

臺灣博碩士論文加值系統

(44.201.97.0) 您好!臺灣時間:2024/04/24 12:02
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

: 
twitterline
研究生:張世韋
研究生(外文):CHANG,SHIH-WEI
論文名稱:適用於視訊處理器QoS控制之動態像素壓縮技術
論文名稱(外文):Dynamic Pixel Compression Technique for QoS-Aware Video Processor
指導教授:黃崇勛
指導教授(外文):HUANG,CHUNG-HSUN
口試委員:黃崇勛葉經緯林泰吉吳建明
口試委員(外文):HUANG,CHUNG-HSUNYEH,CHING-WEILIN,TAY-JYIWU,CHIEN-MING
口試日期:2017-11-10
學位類別:碩士
校院名稱:國立中正大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2017
畢業學年度:106
語文別:中文
論文頁數:83
中文關鍵詞:影像壓縮視訊處理器應用QoS控制
外文關鍵詞:image compressionvideo processor applicationQoS-Aware
相關次數:
  • 被引用被引用:0
  • 點閱點閱:242
  • 評分評分:
  • 下載下載:2
  • 收藏至我的研究室書目清單書目收藏:0
本論文針對應用於面板顯示系統中的視訊處理器,提出了一種以Hierarchical Average and Copy Prediction(HACP)為基礎的預測編碼方式,以Turncated Bit Packing的概念對預測誤差進行分級,針對不同分級的預測誤差以不同方式對影像資料進行失真壓縮,並利用視訊處理器內的系統資訊提供一個可調整影像品質的方式,在U18製程14.4528k gate count的面積下,減少18.75%視訊處理器的記憶體容量,並在USC-SIPI的影像測試集中不加入系統物件資訊的前提下,平均可以減少57.79%的影像資料量,且還原影像品質PSNR皆為30 dB以上。
This thesis presents a predictive coding method based on Hierarchical Average and Copy Prediction (HACP) for the video processor which have been used in panel display systems. The method classify the prediction error using the concept of Turncated Bit Packing. For different graded prediction errors, uses different methods to lossy compress image data, and use the system information in the video processor to provide a way to adjust the image quality. In the U18 process 14.4528k gate count area, a 18.75% reduction in video processor memory capacity, and on the premise of no information of system objects added to the image test set of USC-SIPI, the average reduction of 57.79% of the image data and the PSNR of the restored images are both above 30 dB.
目錄
誌謝 1
摘要 2
Abstract 3
目錄 4
圖目錄 7
表目錄 10
第一章 緒論 11
1.1 背景簡介 11
1.2 研究動機 15
1.3 論文架構 15
第二章 相關研究 17
2.1 視訊處理器基本架構 17
2.2 色彩格式(Color space)的種類 17
2.2.1 RGB格式(RGB color model) 19
2.2.2 YUV、YCbCr格式(YUV color space) 19
2.3 現有的壓縮演算法介紹 22
2.3.1 JPEG 22
2.3.2 向量量化壓縮法(VQ) 27
2.3.3 區塊截斷壓縮法(BTC) 29
2.3.4 脈衝壓縮調變(DPCM) 31
2.3.5 階層式平均複製編碼系統 33
第三章 影像壓縮之設計 37
3.1 統整各個壓縮以及其硬體上的優缺點 37
3.2 基於HACP-1D預測器的壓縮演算法設計 39
3.2.1 基於HACP-1D預測器 39
3.2.2 以TBP取代霍夫曼編碼 40
3.2.3 分級處理預測誤差 42
3.2.4 色彩空間選擇 50
第四章 硬體資料流程與設計 52
4.1 演算法流程 52
4.2 硬體架構圖 53
4.2.1 Color Space Conversion(RGB to YCbCr)區塊 54
4.2.2 HACP error predict區塊 56
4.2.3 encoder區塊 59
4.2.4 decoder區塊 66
4.2.5 Color Space Conversion(YCbCr to RGB)區塊 68
第五章 功能驗證與實驗結果 69
5.1 驗證流程 69
5.2 各步驟驗證環境 70
5.2.1 RTL驗證環境 70
5.2.2 FPGA驗證環境 71
5.3 實驗結果 72
第六章 結論與未來研究 81
參考文獻 83
[1]C.-H. Huang and C.-Y. Chang, "Low power and cost effective scaling engine with locking frame rate for display controllers," IEEE Transactions on Consumer Electronics, vol. 57, 2011.
[2]K. Jack, Video demystified: a handbook for the digital engineer: Elsevier, 2005.
[3]蔡文輝, 林家禎, 資訊工程, and 張真誠, 資料壓縮技術與應用: 全華圖書, 2007.
[4]R. Gray, "Vector quantization," IEEE Assp Magazine, vol. 1, pp. 4-29, 1984.
[5]E. Delp and O. Mitchell, "Image compression using block truncation coding," IEEE transactions on Communications, vol. 27, pp. 1335-1342, 1979.
[6]M. Lema and O. Mitchell, "Absolute moment block truncation coding and its application to color images," IEEE Transactions on communications, vol. 32, pp. 1148-1157, 1984.
[7]S.-C. Tai, W.-J. Chen, and P.-J. Cheng, "Genetic algorithm for single bitmap absolute moment block truncation coding of color images," Optical Engineering, vol. 37, pp. 2483-2490, 1998.
[8]C.-C. Chang and M.-N. Wu, "An Algorithm for Color Image Compression Base on Common Bit Map Block Truncation Coding," in JCIS, 2002, pp. 964-967.
[9]K. Sayood, "Introduction to data compression," 2005.
[10]J. Kim, J. Kim, and C.-M. Kyung, "A lossless embedded compression algorithm for high definition video coding," in Multimedia and Expo, 2009. ICME 2009. IEEE International Conference on, 2009, pp. 193-196.
[11]J. Kim and C.-M. Kyung, "A lossless embedded compression using significant bit truncation for HD video coding," IEEE Transactions on Circuits and Systems for Video Technology, vol. 20, pp. 848-860, 2010.
[12]T. Inatsuki, M. Matsuura, K. Morinaga, H. Tsutsui, and Y. Miyanaga, "An FPGA implementation of low-latency video transmission system using lossless and near-lossless line-based compression," in Digital Signal Processing (DSP), 2015 IEEE International Conference on, 2015, pp. 1062-1066.


QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top