跳到主要內容

臺灣博碩士論文加值系統

(44.200.168.16) 您好!臺灣時間:2023/03/21 16:19
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:李宗原
研究生(外文):LEE, TSUNG-YUAN
論文名稱:不同介質層對功率電晶體特性影響之研究
論文名稱(外文):Influence of characteristics of power transistor with different dielectric layer
指導教授:董心漢
指導教授(外文):TUNG, HSIN-HAN
口試委員:董心漢曾靜芳林育儒
口試委員(外文):TUNG, HSIN-HANTSENG, CHING-FANGLIN, YU-RU
口試日期:2019-01-18
學位類別:碩士
校院名稱:國立聯合大學
系所名稱:電機工程學系碩士班
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2019
畢業學年度:107
語文別:中文
論文頁數:63
中文關鍵詞:功率電晶體閘極氧化層溝槽
外文關鍵詞:POWER MOSFETGATE OXIDETRENCH
相關次數:
  • 被引用被引用:1
  • 點閱點閱:106
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
溝槽式閘極功率金氧半場效電晶體(Trench Gate Power MOSFET)一直無法應用在高壓IC產品上,主要原因是閘極氧化層的耐壓不足。本論文主要是針對0.4微米之高密度溝槽式閘極功率金氧場效電晶體耐壓電性參數特性的改善來做探討。此外,利用不同溫度和氣氛的介電層以提高介電常數。最後利用三明治結構<Oxide/Nitride/Oxide (ONO)>作為閘極氧化層來改善溝槽底部厚度不均勻的缺點,成功的提升閘極氧化層的耐壓並增加其電性的優勢。
Trench gate power MOSFETs have not been applied to high voltage IC products, because the withstanding voltage of gate oxide layer is not enough. In this paper, the purpose is mainly to improve the withstanding voltage of gate oxide layer for the high density trench gate power MOSFETs with 0.4-micron proess technology. In addition, the dielectric constant is increased with various tratement temperatures and atmospheres. Finally, the non-uniform thickness at the bottom of the trench can be improved with using Oxide/Ntride/Oxide (ONO) structure, and the withstanding voltage of gate oxide layer and electric characterisitcs also can be increased.
致謝 II
摘要 III
Abstract IV
目錄 V
表目錄 VI
圖目錄 VII
第一章 緒論 1
1-1 功率電晶體的發展 1
1-2 研究動機 4
1-3 論文架構 4
第二章 理論基礎 5
2-1 金屬氧化半導體介紹 5
2-2 溝槽式閘極功率金氧半場效電晶體介紹 8
2-3 熱氧化法 9
2-4 化學氣相沉積 10
第三章 實驗步驟 15
3-1 閘極氧化層製成條件 15
3-2 元件製作流程 15
3-3 電性量測與結構分析 18
第四章 實驗結果與討論 27
4-1 單層閘極氧化層電性與結構分析 27
4-2 溝槽式閘極功率金氧半場效電晶體電性與結構分析 48
第五章 結論 59
參考文獻 60

[1] B. J. Baliga, “Power Semiconductor Devices”, Boston, MA:PWS, 1998.
[2] C. Hu, “A Parametric Study of Power MOSFETsˮ, Proceedings of the 1979 PESC, June 1979.
[3] K. Chinnaswamy, P. Khandelwal, M. Trivedi, K. Shenai, “Unclamped inductive switching dynamics in lateral and vertical power DMOSFETsˮ, Conf. Rec. 34th IEEE IAS Annu. Meeting, vol. 2, pp.1085-1092, 1999.
[4] Y. Jinghua et al., “Research on the Failure Property of VDMOS Device by Thermal Cyclesˮ, 12th. int. conf. on Thermal Mechamcal and Multiphysics Simulation and Experiments in Microelectronics and Microsystems, 2011.
[5] B. J. Baliga, “Power Semiconductor Devicesˮ, PWS. Publishing Company, 1995.
[6] M. Agam, T. Yao, A. Suwhanov, T. Myers, Y. Ota, S. Hose, M. Comard, “New modular high voltage LDMOS technology based on deep trench isolation and 0.18um CMOS platform”, SEMI/IEEE Advanced Semiconductor Manufacturing Conference (ASMC 2014), pp. 357-361, 2014.
[7] 簡鳳佐, “功率金氧半電晶體(Power MOSFET)之簡介” , 電子資訊專利第20卷第1期2014年6月.
[8] B. J. Baliga, “Trends in Power Discrete Devices” Process of International Symposium on Power Semiconductor Devices, pp.5, 1998.
[9] 莊達人, “VLSI 製造技術” , 高立圖書有限公司, 2003.
[10] 林祐仲, “以熱氧化法成長氧化矽及其應用於有機薄膜電晶體之研究” , 國立彰化師範大學光電科技研究所,碩士論文, 2011.
[11] K. Fujino, Y. Nishimoto, N. Tokumasu, and K. Meada, “Silicon Dioxide Deposition by Atmospheric Pressure and Low-Temperature CVD Using TEOS and Ozone”, Journal of the Electrochemical Society, Vol.137, No.9, pp.2883-2887, September 1990.
[12] 周賢鎧, “場發射掃描式電子顯微鏡”, 化工技術, 168 期, pp.108-119, 2007年3月.
[13] J. Goldstein, “Scanning electron microscopy and x-ray microanalysis”, Kluwer Adacemic/Plenum Pulbishers, pp.689, 2003 .
[14] H. S. Ng, “Review on Methods for Trench MOSFET Gate Oxide Reliability and Switching Speed Improvement”, ECS Transaction, pp.21-26, 2010 .
[15] K. Nakamura et al, “Evaluation of thick silicon dioxides grown on trench MOS gate structures”, Proc. ISPSD , pp.79-82, 1996.
[16] T. Suzuki, J. Senzaki, T. Hatakeyama, K. Fukuda, T. Shinohe and K. Arai, “Reliability of 4H-SiC(000-1) MOS Gate Oxide using "N" _"2" O Nitridation”, Mater. Sci. Forum, pp. 615-617, 2009.
[17] 林彥伯, 應用"N" _"2" O多次性氮化氧化層對MOS元件可靠度之改善, 國立清華大學工程與系統科學研究所, 碩士論文, 2000.
[18] 楊子明, 鍾昌貴, 沈志彥, 李美儀, 吳鴻佑, 詹家瑋, “半導體製程設備技術”, 五南圖書出版股份有限公司, 2014年4月11日.
[19] R. B. Marcus and T. T. Sheng, “The oxidation of shaped silicon surfaces”, J. Electrochem. Soc., vol. 129, pp.1278- 1282, 1982.
[20] K. Yamabe and K. Imai, “Nonplanar oxidation and reduction of oxide leakage currents at silicon corners by rounding-off oxidation”, IEEE Trans. Electron Devices, ED 43, no. 8, pp.1681, 1987.
[21] U. Schwalke, M. Polzl, M. Kerber, “Ultra thick gate oxides: charge generation and its impact on reliability microeletronics reliability”, pp.1007-1010, 2001.
[22] D. B. Kao, J. P. McVittie, W. D. Nix and K. C. Saraswat, “Two-Dimensional Silicon Oxidation Experiments and Theory”, IEDM 85, pp.388-393, 1985.
電子全文 電子全文(網際網路公開日期:20240211)
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top