(3.236.228.250) 您好!臺灣時間:2021/04/17 14:32
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:王忠祥
研究生(外文):Chung-hsiang Wang
論文名稱:無指令解碼器之CPU的設計與實作
論文名稱(外文):DESIGN AND IMPLEMENTATION OF A CPU WITHOUT INSTRUCTION DECODERS
指導教授:鄭福炯鄭福炯引用關係
指導教授(外文):Fu-chiung Cheng
口試委員:鄭福炯
口試委員(外文):Fu-chiung Cheng
口試日期:2019-01-25
學位類別:碩士
校院名稱:大同大學
系所名稱:資訊工程學系(所)
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2019
畢業學年度:107
語文別:中文
論文頁數:48
中文關鍵詞:無指令解碼器CPU超長指令字多重處理器的系統超純量
外文關鍵詞:VLIWNo-decoder CPUmulti-processor system.superscalar
相關次數:
  • 被引用被引用:0
  • 點閱點閱:94
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:11
  • 收藏至我的研究室書目清單書目收藏:0
本文研究及探討一種無指令解碼器之CPU的設計與實作,本文稱呼為無指令解碼器之CPU。傳統的CPU把指令從指令記憶體取得以後,經過指令解碼器(decoder)解碼後,最終在必須的路徑上執行被解碼的指令。相比之下,藉由消除指令解碼器,本文中的無指令解碼器之CPU可減低硬體的複雜度及加快執行的速度。此無指令解碼CPU特別適用在FPGA的實作。本文同時也設計一個沒有指令解碼的單一週期CPU,並說明如何擴充此無指令解碼器之CPU到超純量CPU、超長指令字CPU和多重處理器的系統。
The thesis studies the design and implementation of a CPU without an instruction decoder, called No-decoder CPU. A traditional CPU fetches instructions from an instruction memory, then, decodes the fetched instructions by its instruction decoder and final executes the decoded instructions in its datapath. In no-decoder CPU, by eliminating decoder, the hardware complexity is reduced and execution speed is enhanced. The no-decoder CPU is particularly suitable for FPGA implementation. We design a single cycle CPU without instruction decoder and also illustrate how to extend the no-deocder CPU to superscalar CPU, VLIW CPU and multi-processor system.
誌謝 I
摘要 II
ABSTRACT III
目錄 IV
圖目錄 VI
表目錄 VIII
Chapter 1 前言 1
1.1 動機及問題描述 1
1.2 論文貢獻 4
1.3 論文架構 5
Chapter 2 知識背景與相關研究 6
2.1 機械式計算機 6
2.2 真空管時代 6
2.3 電晶體時代 6
2.4 積體電路時代 7
2.5 現代電腦 7
2.6 複雜指令集CISC 和簡單指令集RISC 8
2.7 指令管線化(pipeline) 9
2.8 Superscalar處理器 11
2.9 VLIW處理器 13
2.10 無指令解碼CPU 15
Chapter 3 無指令解碼CPU的設計 17
3.1 無指令解碼CPU的架構 17
3.2 ALU 19
3.3 條件跳躍 21
3.4 指令集設計 22
3.4.1 兩個運算元(operand)指令 23
3.5 一個運算元(operand)指令 25
3.6 指令集 27
3.7 一個程式的實作 28
3.8 超前準備LOOK AHEAD 29
3.9 模擬器驗證圖 31
Chapter 4 VLIW和多處理器的設計 32
4.1 VLIW設計和實作 32
4.2 VLIW的缺點 33
4.3 同步執行的多重處理器Multiple Processor 34
4.4 平行執行的多重處理器 37
4.5 減少延遲時間1 40
4.6 減少延遲時間2 42
4.7 減少延遲時間3 43
4.8 簡易編輯組合語言 45
Chapter 5 結論和未來工作 47
5.1 未來工作 47
參考文獻 48
1Short, K.L.: ‘Microprocessors and programmed logic’ (Prentice-Hall, 1981)
2Hwang, K.: ‘Advanced Computer Architecture: Parallelism, Scalability, Programmability:, McGraw-Hill Book Co. International Edition’(1993)
3Patterson, D.A., and Hennessy, J.L.: ‘Computer Organization and Design MIPS Edition: The Hardware/Software Interface’ (Newnes, 2013)
4Smith, J.E., and Sohi, G.S.: ‘The microarchitecture of superscalar processors’, Proceedings of the IEEE, 1995, 83, (12), pp. 1609-1624
5Fisher, J.A.: ‘Very long instruction word architectures and the ELI-512’ (ACM, 1983)
6Irvine, K.R.: ‘Assembly language for x86 processors’ (2015)
7Hayes, J.P.J.P.: ‘Computer architecture and organization’ (McGraw-Hill, 1978)
8Mano, M.M.: ‘Digital logic and computer design’ (Prentice-Hall, 1979)
9Mano, M.M.: ‘Computer system architecture’ (Prentice-Hall, 1976)
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊
 
無相關點閱論文
 
系統版面圖檔 系統版面圖檔