臺灣博碩士論文加值系統

論文摘要 iii
Abstract iv
致謝 v
章節目錄 1
圖目錄 3
表目錄 6
第一章 簡介 8
1-1 論文大綱 8
1-2 負微分電阻背景介紹 9
1-3 研究動機 10
1-4 負微分電阻類型簡介 11
第二章 負微分電阻元件 13
2-1 MOS-NDR電路之動作原理分析 13
2-2 負微分電阻元件分析 17
2-2-1調變MOS-NDR之MN1參數 17
2-2-2調變MOS-NDR之MN2參數 18
2-2-3調變MOS-NDR之MN3參數 19
2-2-4調變MOS-NDR之MN4及MN5參數 20
2-2-5調變外接電壓VGG 21
第三章 以MOS-NDR元件設計多種邏輯電路 22
3-1 單穩態-雙穩態傳輸邏輯閘理論 (Monostable-Bistable Transition Logic Element, MOBILE ) 22
3-1-1單穩態-雙穩態傳輸邏輯理論(Monostable-Bistable Transition Logic Element，MOBILE) 22
3-1-2以MOBILE原理之反相器設計 23
3-1-3 Latch現象之探討 25
3-2 以MOS-NDR元件設計二輸入多種邏輯閘 26
3-2-1反相器設計 28
3-2-2及閘(AND)電路設計 29
3-2-3或閘(OR)電路設計 30
3-2-4反及閘(NADN)電路設計 31
3-2-5反或閘(NOR)電路設計 32
3-2-6互斥或閘(XOR)電路設計 33
3-2-7反互斥或閘(XNOR)電路設計 34
3-2-8二輸入之邏輯函數規格表 35
3-3 以MOS-NDR元件設計三輸入多種邏輯閘 36
3-3-1三輸入之及閘(AND)電路設計 37
3-3-2三輸入之或閘(OR)電路設計 38
3-3-3三輸入之反及閘(NAND)電路設計 39
3-3-4三輸入之反或閘(NOR)電路設計 40
3-3-5三輸入之反互斥或閘(XNOR)電路設計 41
3-3-6三輸入之邏輯函數規格表 44
3-4 邏輯閘電路量測結果 45
第四章 以MOS-NDR元件設計全加法器電路 54
4-1 全加法器電路設計與模擬 54
4-1-1以MOS-NDR為基礎之三輸入XOR電路設計 54
4-1-2以MOS-NDR為基礎之Majority電路設 58
4-1-3以XOR及Majority應用於加法器電路 60
4-2 全加法器電路量測結果 62
第五章 結論與未來展望 67
參考文獻 68
附錄一 下線IC晶片簡介 70
附錄二 學術論文發表 72

[1] L. L. Chang, L. Esaki, R. Tsu, “Resonant tunneling in semiconductor double barriers,” Appl. Phys. Lett., Vol. 24, No. 12, pp.593-595, 1974.

[2] 黃建雄，＂多重臨限之臨限邏輯閘設計＂， 碩士論文，國立嘉義大學資訊工程學系研究所，2012。

[3] 高振凱，＂以單穩態-雙穩態傳輸邏輯為基礎之應用電路設計＂， 碩士論文，國立嘉義大學資訊工程學系研究所，2013。

[4] 李昱寬，＂利用BiCMOS製程與負微分電阻電路設計邏輯電路和除頻器＂， 碩士論文，崑山科技大學，2009。

[5] K. J. Gan, C. S. Tsai, C. W. Hsien, Y. K. Li, and W. K. Yeh, “Design of Monostable-Bistable Transition Logic Element Using the BiCMOS-Based Negative Differential Resistance Circuit,” Analog Integrated Circuits and Signal Processing, Vol. 68, No. 3, 2011, pp. 379-385.

[6] K. J. Chen, K. Maezawa, and M. Yamamoto, ”InP Based High Performance Monostable-Bistable Transition Logic Elements (MOBILES) Using Integrated Multiple-Input Resonant-Tunneling Devices,” IEEE Electron Device Letters, Vol. 17, No. 3, 1996, pp. 127-129.

[7] 張哲維，＂以單穩態-雙穩態傳輸邏輯理論為基礎來實現加法器、乘法器與萬用型多邏輯函數之臨限電路＂，國立嘉義大學電機工程學系研究所碩士論文，2016。

[8] S. M. Mirhoseini, M. J. Sharifi, D. Bahrepour, “New three-Input XOR and XNOR gates based on Generalized Threshold Gates using RTDs” International Conference on Adaptive Science & Technology (ICAST), pp. 9-13, 2009.

[9] M Yao, K Yang, Z Jia, ” Design of novel Full adder based on resonant tunneling diode” International Conference on Electrical, Computer Engineering and Electronics (ICECEE), 2015, pp. 735-740.

[10] 劉士豪，＂將MOS-BJT-NDR電路應用在數位與類比電路之研究＂， 碩士論文，崑山科技大學，2007

[11] 孫偉倫，＂新型D型正反器的設計及其在除頻器電路的應用＂， 碩士論文，崑山科技大學，2006。

[12] Juan Núñez, José M. Quintana and María J. Avedillo “Fast and area efficient Multi-Input Muller C-element based on MOS-NDR”ISCAS 2009. IEEE International Symposium on Circuits and Systems, pp. 1811-1814, 24-27 May 2009.

[13] M. Khalid, M.J. Siddiqui, S.A. Rahman, J.K. Singh, ” Implementation of threshold logic gates using RTDs,” Bioinfo Publications, 2010, pp. 13-17.

[14] K. J. Chen, T. Waho, K. Maezawa, and M. Yamamoto, ”An exclusive-OR logic circuit based on controlled quenching of series-connected negative differential resistance devices,” IEEE Electron Device Lett.,Vol.17, 1996, pp. 309-311.

[15] J. L. Huber, J. Chen, J.A. McComack, C. W. Zhou, and M. A. Reed, ”An RTD/Transistor switching block and its possible application in binary and ternary adders,” IEEE Trans. Electron Devices, Vol. 44, 1997, pp. 2149-2153.