(3.237.178.91) 您好!臺灣時間:2021/03/02 23:18
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:陳慧君
研究生(外文):CHEN, HUI-CHUN
論文名稱:積層陶瓷晶片排容端電極連錫缺陷的改善
論文名稱(外文):The Improvement of Solder Bridge Issue on MLCC Array products
指導教授:楊文都楊文都引用關係
指導教授(外文):YANG, WEIN-DUO
口試委員:林文崇黃芳榮
口試委員(外文):LIN, WEN-CHUNGHUANG, FANG-RUNG
口試日期:2020-06-30
學位類別:碩士
校院名稱:國立高雄科技大學
系所名稱:化學工程與材料工程系
學門:工程學門
學類:化學工程學類
論文種類:學術論文
論文出版年:2020
畢業學年度:108
語文別:中文
論文頁數:68
中文關鍵詞:積層陶瓷電容器排容電鍍端電極緻密度連錫
外文關鍵詞:MLCCArraysolder bridgeplatingterminationdensity
相關次數:
  • 被引用被引用:0
  • 點閱點閱:40
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本論文探討如何改善,有鉛錫膏過迴流焊爐時,積層陶瓷晶片排容端電極所發生的連錫缺陷現象。藉由分析兩種不同排容產品,確認其差異性,並試驗MLCC錫電鍍製程之不同機台機構以及錫電流、錫液溫度及錫液濃度等六項製程參數條件,除需改善連錫不良外,仍需確保其焊性及可靠度性能不受影響。
結果顯示,將電鍍錫之電流調降至22 A時,可顯著提升積層陶瓷晶片排容端電極錫表面之緻密度,並需同步提高錫電鍍時間至390 min始能確保錫平均厚度達6 μm而不影響焊性表現。最後,確認改善品其端電極相關的可靠度測試項目,如抗彎曲測試及附著力測試,結果亦不受改善條件影響。

The study investigates how to improve the solder bridging defect that occurs on the MLCC array product when passing through the reflow oven with lead- solder paste. By analyzing the Array products of two different suppliers, the difference is found; And testing the MLCC tin electroplating process machine mechanism and the process parameters such as plating current, solution temperature and concentration. In addition to improving the solder bridge defect, it is also necessary to ensure that its solderability and reliability performance are not affected.
The result shows that reducing the current of tin electroplating to 22 A can significantly increase the density of the tin surface of the MLCC array product, and the tin plating time needs to be increased to 390 min to ensure that the average thickness of tin reaches 6 um which would not affect the weldability performance. Finally, confirm that the reliability test items related to the terminal electrodes of the improved products, such as the bending resistance test and adhesion test results, are not affected by the improvement conditions.

摘要 I
Abstract II
致謝 III
目錄 IV
表目錄 VI
圖目錄 VIII
符號說明 X
第一章 緒論 1
1-1 前言與研究動機 1
第二章 文獻回顧 3
2-1 電容器 3
2-1-1 積層陶瓷電容器 3
2-1-2 積層陶瓷電容特性分類 4
2-1-3 積層陶瓷電容內部結構 8
2-2 積層陶瓷晶片排容製造程序 12
2-2-1 漿料研磨、分散與製備 (Ball Milling & Slip prepare) 12
2-2-2 塗佈成型 (Foil Casting) 13
2-2-3 印刷 (Printing) 13
2-2-4 堆疊烘烤 (Stacking drying) 13
2-2-5 壓合 (Pressing) 15
2-2-6 切割 (Cutting) 16
2-2-7 黏結劑燒除 (Binder Burn Out, BBO) 17
2-2-8 燒結 (Sintering) 17
2-2-9 導角 (Tumbling) 18
2-2-10 端電極沾附與燒附 (Dipping & Curing) 19
2-2-11 端電極電鍍 (Plating) 20
2-2-12 電性測試 (Testing) 21
第三章 實驗方法 23
第四章 實驗結果與討論 23
4-1 現狀產品分析 24
4-1-1 連錫再現性模擬 24
4-1-2 現狀產品之進階分析 25
4-2 關鍵製程確認 29
4-3 改善方案實施計畫 31
4-3-1 X1改善因子 31
4-3-2 X2改善因子 39
4-3-3 確認最佳化條件 44
4-4 最佳製備條件製得樣品之可靠度確認 48
第五章 結論 51
參考文獻 52

1.黃建程,研磨條件對薄層化積層陶瓷電容特性之研究,國立高雄應
用科技大學化學工程與材料工程系,碩士論文,2015。
2.吳朗,電子陶瓷 – 介電陶瓷,初版,全欣資訊圖書股份有限公
司,1994。
3.孫立明,電鍍錫鋅合金及其鍍層之性質研究,國立成功大學材料學
及工程學系,碩士論文,2002。
4.盧威華、陳柏勳、李英杰、徐杏榕,低溫製程製備積層陶瓷元件端電極之研究,國立屏東科技大學材料工程系,屏東科技大學暨北京科技大學第四屆學術交流研討會,2009年11月6日。
5.賴政衍,積層陶瓷電容之燒結製程參數最適化研究,國立屏東科技大學工業管理系,碩士論文,2012。
6.Philips Research Laboratories, Structural integrity of ceramic multilayer capacitor materials and ceramic multilayer capacitors, Journal of the European Ceramic Society, 323-334, 1993
7.楊學人,降低(Ca,Sr)(Ti,Zr)O3介電材料燒結溫度及製作銅內電極MLCC元件之研究,國立成功大學電機工程系,碩士論文,2012。
8.莊執忠,應用六標準差DMAIC方法於被動元件(MLCC)製程品質改善之研究,義守大學工業工程與管理學系,碩士論文,2008。
9.洪志生,應用六標準差方法提昇積層陶瓷電容器前段製程品質之研究,國立屏東科技大學工業管理系,碩士論文,2010。
10.宋進祥,積層陶瓷電容器之可靠度評估與失效分析,國立成功大學工程科學系,碩士論文,2006。
11.陳聰文,積層陶瓷電容器製程簡介,工業材料,1995。
12.周嘉駿,薄層化積層陶瓷電容器製程條件之研究,國立高雄應用科技大學化學工程與材料工程系,碩士論文,2011。
13.Sakabe Y., Recent Development in Multilayer Ceramic Capacitor, Am. Ceram. Soc., 97, 3-15, 1998.

電子全文 電子全文(網際網路公開日期:20250713)
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔