跳到主要內容

臺灣博碩士論文加值系統

(216.73.216.110) 您好!臺灣時間:2025/09/28 03:01
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:張宏達
研究生(外文):Hong-Da Chang
論文名稱:奈米銅導線製作
論文名稱(外文):The fabrication of Cu nanowire
指導教授:葉鳳生
指導教授(外文):Fon-Shan Huang
學位類別:碩士
校院名稱:國立清華大學
系所名稱:電子工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2003
畢業學年度:91
語文別:中文
論文頁數:90
中文關鍵詞:奈米銅導線電子束微影置換氧電漿
外文關鍵詞:Cu nanowiree-beam lithgraphyreplacementO2 plasma
相關次數:
  • 被引用被引用:3
  • 點閱點閱:272
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本論文主要在於發展新穎的奈米銅導線製作方法,利用電子束微影的技術定義出我們想要成長的銅線位置,配合矽與非晶矽/二氧化矽的結構置換出奈米銅導線。
我們使用DSE1010阻劑配合甲苯經氧電漿處理30秒後,光阻之線寬最小可達0.18μm,另外,我們也使用熱流技術在溫度145℃加熱120秒後將線寬106nm光阻線寬縮減到78nm。當光阻線寬無法於小0.1μm時,我們利用氧電漿對光阻表面做處理,使光阻變為親水性,當樣品浸入置換液中時,置換液將先微流至光阻與矽基材的交界處,使的靠近光阻的矽先長成奈米銅導線,成功的在線寬0.3μm的圖形長出寬度66.26nm之奈米銅導線,同時,我們也對使用熱流技術之光阻在置換液HF濃度70cc/L下置換10秒,我們成功的長出78nm寬53nm高之奈米銅導線。在非晶矽/二氧化矽的結構上,因為非晶矽的表面較矽基材粗糙( rough ),以致於在圖形中產生了許的kink,在每一個kink的晶粒邊界(grain boundry)上亦能成核,這導致即使表面經過氧電漿處理,銅仍無法於光阻與非晶矽交界處先長成銅導線,於是,我們使用HF含量70cc/L之置換液置換10秒以完全填充圖形線寬。對使用熱流技術之光阻我們置換出寬98nm厚68nm的奈米銅導線,且連續性極佳。Auger質譜分析證明了銅線內的氧含量極少,因為profile上有矽的訊號,代表有未置換完全的Si存在,應在提高置換時間。我們使用在非晶矽/二氧化矽的結構上置換的樣品用AFM做電流電壓量測,因為銅表面氧化物的存在導致量得之電阻率為0.3072 ohm-cm,在量測方式上應該再思考改進的方式。
We developed the electrochemical displacement method for Cu nanowire formed by replacing the silicon and the amorphous-silicon on SiO2/Si structure with electron beam lithography.
The various line width from 0.1μm to 0.2μm were patterned by e-beam resist DSE1010 exposed with dose 6mC/cm2. Oxygen-plasma treatment is used to transfer the surfaces of the e-beam resist DSE1010 from hydrophobia to hydrophilia. The width of the e-beam resist DSE1010 diluted with tolene (1:1) after 30w oxygen-plasma treatment with time 30 sec was 0.18μm. The resist flow process can reduce the line width to 78nm. Then, The copper nanowire can be fabricated by immerse the silicon and amorphous- silicon into solution mixed with cupric sulphate (CuSO4˙5H2O)with 4g/L and various HF atomic percent. We successfully fabricated Cu nanowire with a width/height of 78nm/53 nm and 98nm/68nm by replacing silicon atoms from crystal silicon wafer and amorphous-silicon, respectively.
第一章 緒論
第二章 電子束微影與曝光技術
2-1 電子束曝光系統
2-2 影響解析度的因素
2-2-1 電子束散射效應
2-2-2 充電效應
2-3 光阻的基本性質與特徵
2-4 電漿對光阻之影響
第三章 薄膜成核原理(Nucleation)
3-1 表面能量 ( Surface energy )
3-2 薄膜成長 ( Film growth )
第四章 矽上置換銅導線沈積原理
4-1 矽上置換銅基本機制
4-2 矽上置換銅溶液組成
第五章 實驗
5-1微影曝光實驗
5-1-1 旋塗轉速1100 rpm曝光劑量(dose)7mC/cm2
5-1-2 旋塗轉速5000 rpm曝光劑量(dose)8mC/cm2
5-1-3光阻加甲苯旋塗轉速5000 rpm曝光劑量(dose)8mC/cm2
5-1-4氧電漿對光阻做處理
5-1-5 光阻阻劑熱流技術
5-2 奈米銅導線製作
5-2-1 矽結構上置換奈米銅線
5-2-1.1 置換液濃度2 cc/L加添加劑
5-2-1.2 置換液濃度2 cc/L不加添加劑
5-2-1.3 對使用熱流技術光阻做置換
5-2-2 非晶矽/二氧化矽/矽結構上置換奈米銅線
5-2-2.1 置換液HF濃度2 cc/L
5-2-2.2 置換液HF濃度70 cc/L
5-3量測
5-3-1掃描式電子顯微鏡
5-3-2銅導線電流電壓量測
5-3-3歐傑電子顯微鏡
第六章 結果與討論
6-1微影曝光實驗
6-1-1光阻、劑量及轉速
6-1-2光阻經氧電漿(O2 plasma)處理後均勻度比較
6-1-3比較光阻經氧電漿(O2 plasma)後之差異
6-1-4 找出最佳光阻阻劑熱流條件
6-2 矽基材上置換奈米銅導線之SEM圖形
6-2-1 溶液中加添加劑之銅成線情形
6-2-2 溶液中不加添加劑之銅成線情形
6-2-2.1在不同氧電漿(O2 plasma)處理時間銅成線情形
6-2-2.2銅成線均勻性分析
6-2-2.3不同置換時間銅成線情形
6-2-3對使用熱流技術光阻做置換成線情形
6-2-4較佳的矽上奈米銅導線置換圖形與條件
6-3 非晶矽上置換奈米銅導線SEM圖形
6-3-1 置換液HF濃度2 cc/L
6-3-2 置換液HF濃度70 cc/L
6-3-3 較佳的非晶矽上銅導線置換圖形與條件
6-3-4 銅導線電流電壓量測
6-3-5 歐傑電子質譜儀分析
第七章 結論
參考文獻
[1] A. M.Morales, “A laser ablation method for the synthesis of crystalline semiconductor nanowires”, Science Vol.279.9 Jan 1998 P.208
[2] X. Y. Zhang, “Fabrication and characterization of highly ordered Au nanowire arrays”, J. Mater. Chem., 2001,Vol.11,P.1732-1734
[3] L. Sawada, “ Field electron emission device using silicon nanowires” IEDM 401-15.5.1
[4] K.Hara, T.Tani, and I.Ohdomari, J.J.A.P.38.6860(1999)
[5] T. Akai, “Fabrication process of fine electrodes using shadow mask evaporation and tip-induce local oxidation”, Jpn. J. Appl. Phys. Vol. 41 (2002) P.4883-4886 Part 1
[6] S. B, “Making electrical contact to nanowires with a think oxide coating” , Nanotechnology Vol.13 (2002) P.653—658
[7] 冉景涵 “Integration of Cu Seed Layer and Electroplating Deposition for ULSI”, 國立清華大學電子工程研究所碩士論文, 2000 , MRS Spring Meeting (2001) San Francisco, USA.
[8] 王宣凱 “ Novel Seed Layer for Cu Metallization”, 國立清華大學電子工程研究所碩士論文, 2001
[9] 黃意文 “Electroless deposition for via filling”, 國立清華大學電子工程研究所碩士論文, 2002
[10] 朱育宏 “Study of Thermal Flow Processes and Deep Sub-micron of Metal Salicided Gate Processes by Electron Beam Lithograpy”, 國立清華大學電子工程研究所碩士論文, 2003
[11] A. Schiltz, J. F. Terpan, S. Brun, and P. J. Pantiez, Microelec. Eng., Vol.30, P.283 ,1996
[12] Nonogaki, S., Ueno, T., and Ito, T., Microlithography Fundamentals in Semiconductor Devices and Fabrication Technology, Marcel Dekker, New York, P.202, 1998.
[13] C. H. Lin, S. D. Tzu, and Anthony Yen. Microelec. Eng., 46, P.58, 1999
[14] L. J. Chen, I. W. Wu, J. J. Chu, and C. W. Nieh, Appl. Phys. Vol.63, P.2778, 1998.
[15] Donald L.Smith, “Thin-Film Deposition”, P.145, McGraw-Hill,
1995
[16] Milton Ohring, “Materials Science of Thin Films”, P.39-40, Academic Press,2002
[17] R. Lipowsky , P. Lenz, and P. S. Swain, “Wetting and dewetting of structured and imprinted surface” , Colloids and Surfaces A:Physicochemical and Engineering Aspects Vol.161 (2000) P.3—22
[18] D. Bonn, “Wetting transitions”, Physica A,Vol.306 (2002) P.279 -286
[19] Lee, H. D. Wang, “A Cu seed layer for Cu deposition on silicon”, Solid-State Electronics, Vol. 41, No. 5, 1997, p. 695
[20] DIETER K. SCHRODER, “Semiconductor Material and Device Characterization”
[21] 汪建民等, ”材料分析” 新竹市/中國材料學會/1998
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top