臺灣博碩士論文加值系統

系統級封裝(System In a Package，SIP)是為系統整合化構裝，將多個不同功能的晶片、記憶體晶片及被動元件，經由封裝製程，來達到系統整合的目的，可有效的縮減封裝面積，成為節省成本及減少開發工時的整合方式。
本研究主要是以塑膠基材為承載基板的系統級封裝(System In a Package，SIP)為研究對象來探討工作溫度及熱對其構裝體所造成的影響。所涵蓋範圍 從封裝製程過程中之工作溫度負載模擬，構裝產品進行可靠度實驗所經歷溫度負載模擬，以及晶片在功率負載實際應用的模擬，探討構裝產品從封裝製程到實際應用的對於可靠度影響。
過程中先採用覆晶構裝元件，以雲紋干涉法(Moire Interferometry)進行實驗，觀察構裝元件之材料間，因熱膨脹係數(CTE)的不匹配所造成之熱變形現象，再以有限元素分析(Finite Element Analysis)軟體ANSYS進行分析，將其結果與雲紋干涉實驗結果互相比對，並對有限元素分析覆晶構裝元件之材料特性參數得到驗證，而修正得到之材料性質，應用於模擬分析SIP構裝體的結構因工作環境溫度變化以及功率負載所造成熱應力應變問題。
再者，研究構裝產品從封裝製程工作溫度模擬、可靠度實驗工作溫度模擬到實際功率負載應用的模擬，建立起有限元素分析模型，針對錫鉛之潛變與黏塑性特性來探討有限元素模擬分析步驟，來進行熱模擬分析，藉著設計參數的設定，進一步地整理出構裝產品設計規則，預測構裝元件在溫度循環模擬之銲錫接合(Solder Joint)之疲勞壽命(Fatigue Life)，以利構裝工程師進行系統級封裝產品的設計。

A system-in-package(SIP) is a system level which was designed as integrates multiple functional chips, memory chip and discrete components into a single package by way of assembly process. The benefits provided by this integration can reduce the development cost and cycle time as well as scale down the module size compared with the discrete single chip package.
A polymer-based material used for SIP is studied and utilized to simulate and predict the thermal performance and effect of package from assembly process stage and assembly reliability test stage as well as practical power application stage.
The flip-chip specimen is taken and the Moire Interferometry is used as methodology to verify the Finite Element Model and material property, which will be applied to SIP package simulation analysis .
This paper will discuss the thermal stress problem resulted by the various temperature profile of assembly process, reliability test and real chip power loaded, as well as find the design methodology to build finite element model, finite element simulation process flow and operation step, then to predict solder fatigue life and to summary design rules for thermal optimization of package based on the the creep model and viscoplastic model of solder while the SIP packge design is proceeding .

總目錄
中文摘要…………………………………………………………………….Ⅰ英文摘要……………………………………………………………………Ⅲ誌　謝…………………….…………………………………………………Ⅳ總目錄…………………………….…………………………………………Ⅴ圖目錄………………………………….……………………………………Ⅸ
表目錄……………………………….……………………………………ⅩⅢ
第一章 緒論及介紹 …………………………………………………………1
1.1 緣由………………………………………………………………………1
1.2 系統級封裝（System In Package，SIP）……………………………3
1.3 熱設計……………………………………………………………………5
1.4 可靠度……………………………………………………………………8
1.5 研究目的…………………………………………………………………9
第二章 文獻探討……………………………………………………………11
第三章 理論基礎……………………………………………………………14
3.1 熱傳基礎理論 …………………………………………………………14
3.1.1 熱傳導(conduction) ………………………………………………14
3.1.2 熱對流(convection) ………………………………………………15
3.2 熱應力及應變 …………………………………………………………16
3.3 等效Von Mises應力……………………………………………………21
3.4 潛變(Creep)……………………………………………………………22
3.5 Anand’s Model錫球之黏塑性建構模型 ……………………………23
3.6 銲錫潛變(Creep)建構方程式…………………………………………25
3.7 預測疲勞壽命之模式 …………………………………………………25
3.8 溫度循環試驗(Temperature Cycling Test) ………………………27
第四章 模型與架構…………………………………………………………29
4.1 研究的架構 ……………………………………………………………29
4.2 封裝製程程序 …………………………………………………………31
4.3 有限元素分析模型的基本假設 ………………………………………33
第五章 實驗驗證……………………………………………………………34
5.1 雲紋干涉法基本原理 …………………………………………………34
5.2 儀器設備-雲紋干涉儀…………………………………………………35
5.3 實驗驗證流程圖 ………………………………………………………36
5.4 實驗樣本 ………………………………………………………………37
5.5 雲紋干涉實驗結果 ……………………………………………………38
5.6 有限元素法分析 ………………………………………………………38
5.7 有限元素法分析之邊界條件設定 ……………………………………40
5.8 有限元素模型之分析結果與討論 ……………………………………40
第六章 有限元素模型模擬…………………………………………………49
6.1 有限元素模型 …………………………………………………………49
6.2 ANSYS前處理設定及材料性質(Material Property) ………………51
6.3 ANSYS求解之設定………………………………………………………52
6.3.1 分析型態(Analysis Type)之設定…………………………………52
6.3.2 邊界條件之設定 ……………………………………………………52
6.3.3 負載載荷步(Load Step Option)之設定 …………………………52
6.3.4 分析選項(Analysis Option)之設定………………………………53
6.3.5 非線性(Nonlinear)之設定…………………………………………53
6.4 封裝製程之熱與翹曲變形分析 ………………………………………53
6.5 可靠度熱循環分析 ……………………………………………………55
6.6 晶片運作功率負載熱傳分析 …………………………………………56
6.7 設計參數 ………………………………………………………………57
6.7.1 覆晶晶片及記憶晶片CSP構裝元件之擺置位置的影響……………58
6.7.2 被動元件的影響 ……………………………………………………59
6.7.3 記憶晶片CSP構裝元件之表面黏著方式……………………………60
6.8 模擬分析討論要點 ……………………………………………………60
第七章 模擬結果……………………………………………………………62
7.1 回銲(Reflow)製程之溫度負載模擬分析 ……………………………62
7.1.1 覆晶晶片及記憶晶片CSP構裝元件之相對擺置位置………………62
7.1.2 被動元件設計參數 …………………………………………………64
7.1.3 記憶晶片CSP構裝元件之表面黏著方式……………………………66
7.2 可靠度熱循環之溫度負載模擬分析 …………………………………69
7.2.1 黏塑Anand’s Model模擬 …………………………………………69
7.2.1.1 記憶晶片CSP構裝元件表面黏著方式-不填充底部填膠 ………69
7.2.1.2 記憶晶片CSP構裝元件表面黏著方式-部份填充底部填膠 ……73
7.2.1.3 記憶晶片CSP構裝元件表面黏著方式-完全填充底部填膠 ……78
7.2.2 潛變Garofalo-Arrhenius模型模擬 ………………………………82
7.2.2.1 記憶晶片CSP構裝元件之表面黏著方式-不填充底部填膠 ……82
7.2.2.2 記憶晶片CSP構裝元件之表面黏著方式-部份填充底部填膠 …87
7.2.2.3 記憶晶片CSP構裝元件之表面黏著方式-完全填充底部填膠 …91
7.3 晶片運作功率負載熱傳分析 …………………………………………95
第八章 討論與分析…………………………………………………………99
8.1 回銲(Reflow)製程之溫度負載模擬分析 ……………………………99
8.1.1 覆晶晶片及記憶晶片CSP構裝元件之相對擺置位置………………99
8.1.2 被動元件設計參數…………………………………………………100
8.1.3 記憶晶片CSP構裝元件之表面黏著方式 …………………………101
8.2 可靠度熱循環之溫度負載模擬分析…………………………………102
8.2.1 黏塑Anand’s模型與潛變Garofalo-Arrhenius模型模擬之
翹曲變形……………………………………………………………102
8.2.2 黏塑Anand’s Model與潛變Garofalo-Arrhenius模型模擬之
Solder Bump應力與應變範圍 ……………………………………106
8.2.3 黏塑Anand’s Model與潛變Garofalo-Arrhenius模型模擬之
CSP Solder Ball應力與應變範圍 ………………………………109
8.3 晶片運作功率負載熱傳分析…………………………………………112
第九章 結論 ………………………………………………………………114
第十章 未來工作與研究方向 ……………………………………………116
參考文獻……………………………………………………………………117
圖目錄
圖1.1 Summary of Trends in IC Package ………………………………1
圖1.2 構裝元件熱阻…………………………………………………………6
圖1.3 構裝元件內部及外部散熱路徑………………………………………7
圖3.1 熱傳導效應 …………………………………………………………14
圖3.2 熱流的方向與等溫線 ………………………………………………15
圖3.3 熱對流效應 …………………………………………………………16
圖3.4 應力場張量 …………………………………………………………17
圖3.5 結構體熱變形 ………………………………………………………19
圖3.6 潛變行為三階段 ……………………………………………………22
圖3.7 熱循環溫度負載曲線圖 ……………………………………………28
圖4.1 2-D模型結構圖………………………………………………………30
圖4.2 3-D模型結構圖………………………………………………………30
圖4.3 模型平面結構圖 ……………………………………………………30
圖5.1 雲紋干涉圖 …………………………………………………………34
圖5.2 雲紋干涉儀 …………………………………………………………35
圖5.3 覆晶構裝元件之實驗樣本 …………………………………………37
圖5.4 構裝元件方向位置圖 ………………………………………………37
圖5.5 雲紋干涉實驗結果水平與垂直方向變形位移 ……………………38
圖5.6 覆晶構裝元件2維模型………………………………………………39
圖5.7 覆晶構裝元件模型網格化 …………………………………………39
圖5.8 覆晶構裝元件模型之邊界條件設定 ………………………………40
圖5.9 有限元素模型水平方向(UX)與垂直方向(UY)變形位移 …………41
圖5.10 兩點間之水平方向(UX)變形位移…………………………………41
圖5.11 雲紋干涉實驗兩點間之水平方向(UX)變形位移…………………41
圖5.12 兩點間之垂直方向(UY)變形………………………………………42
圖5.13 雲紋干涉實驗兩點間之垂直方向(UY)變形位移…………………42
圖5.14 錫鉛黏塑性模型之水平與垂直方向變形位移……………………43
圖5.15 錫鉛Garofalo-Arrhenius潛變模型之水平與垂直方向變形位移
………………………………………………………………………44
圖5.16 覆晶構裝元件模型之3維1/4對稱模型及邊界條件………………45
圖5.17 溫度負載從25°C上升至150°C(Max.Warpage:0.06246mm)………46
圖5.18 溫度負載從25°C 上升至250°C之Z方向翹曲模擬 ………………47
圖5.19 溫度負載從250°C下降至125°C(Max.Warpage:-0.12069mm)……47
圖5.20 溫度負載從250°C 下降至25°C之Z方向翹曲模擬 ………………48
圖5.21 在外加溫度負載之翹曲行為………………………………………48
圖6.1 系統級封裝之有限元素全模型 ……………………………………49
圖6.2 系統級封裝之有限元素3維細薄片模型……………………………49
圖6.3 系統級封裝之有限元素3維細薄片模型邊界條件設定……………50
圖6.4 系統級封裝之有限元素3維細薄片模型網格化……………………52
圖6.5 回銲(Reflow)製程之溫度負載曲線 ………………………………54
圖6.6 簡化回銲(Reflow)製程之溫度負載曲線 …………………………55
圖6.7 可靠度熱循環分析之溫度負載曲線圖 ……………………………56
圖6.8 晶片功率負載熱傳分析之邊界條件設定 …………………………56
圖6.9 模擬分析觀察之位置點 ……………………………………………61
圖7.1 翹曲變形圖 …………………………………………………………62
圖7.2 等效應力圖 …………………………………………………………63
圖7.3 翹曲變形圖 …………………………………………………………63
圖7.4 等效應力圖 …………………………………………………………63圖7.5 翹曲變形圖 …………………………………………………………64
圖7.6 等效應力圖 …………………………………………………………64
圖7.7 翹曲變形圖 …………………………………………………………65
圖7.8 等效應力圖 …………………………………………………………65
圖7.9 翹曲變形圖 …………………………………………………………65
圖7.10 等效應力圖…………………………………………………………65圖7.11 翹曲變形圖…………………………………………………………66
圖7.12 等效應力圖…………………………………………………………66
圖7.13 翹曲變形圖…………………………………………………………67
圖7.14 等效應力圖…………………………………………………………67
圖7.15 翹曲變形圖…………………………………………………………67
圖7.16 等效應力圖…………………………………………………………68圖7.17 翹曲變形圖…………………………………………………………68
圖7.18 等效應力圖…………………………………………………………68
圖7.19 模型A，B，C，D，E，F，G & H位置點翹曲變形與時間關係圖
………………………………………………………………………69
圖7.20 5400sec以及6600sec之模型等效應力與等效應變分佈圖………70
圖7.21 Solder bump之A位置點模擬結果分佈圖…………………………71
圖7.22 CSP Solder Ball之E位置點模擬結果分佈圖……………………73
圖7.23 模型A，B，C，D，E，F，G & H位置點翹曲變形與時間關係圖
………………………………………………………………………74
圖7.24 5400sec以及6600sec之模型等效應力分佈與等效應變分佈……75
圖7.25 Solder bump之A位置點模擬結果分佈圖…………………………76
圖7.26 CSP Solder Ball之E位置點模擬結果分佈圖……………………77
圖7.27 模型A，B，C，D，E，F，G & H位置點翹曲變形與時間關係圖
………………………………………………………………………78
圖7.28 5400sec以及6600sec之模型等效應力分佈與等效應變分佈……79
圖7.29 Solder bump之A位置點模擬結果分佈圖…………………………80
圖7.30 CSP Solder Ball之E位置點模擬結果分佈圖……………………82
圖7.31 模型A，B，C，D，E，F，G & H位置點翹曲變形值與時間關係圖
………………………………………………………………………82
圖7.32 5400sec以及6600sec之模型等效應力分佈與等效應變分佈……83
圖7.33 Solder bump之A位置點模擬結果分佈圖…………………………85
圖7.34 CSP Solder Ball之E位置點模擬結果分佈圖……………………86
圖7.35 模型A，B，C，D，E，F，G & H位置點翹曲變形值與時間關係圖
………………………………………………………………………87
圖7.36 5400sec以及6600sec之模型等效應力分佈與等效應變分佈……88
圖7.37 Solder bump之A位置點模擬結果分佈圖…………………………89
圖7.38 CSP Solder Ball之E位置點模擬結果分佈圖……………………90
圖7.39 模型A，B，C，D，E，F，G & H位置點翹曲變形值與時間關係圖
………………………………………………………………………91
圖7.40 5400sec以及6600sec之模型等效應力分佈與等效應變分佈……92
圖7.41 Solder bump之A位置點模擬結果分佈圖…………………………93
圖7.42 CSP Solder Ball之E位置點模擬結果分佈圖……………………95
圖7.43 溫度分佈圖…………………………………………………………95
圖7.44 翹曲變形與等效應力圖……………………………………………96
圖7.45 溫度分佈圖…………………………………………………………96
圖7.46 翹曲變形與等效應力圖……………………………………………96
圖7.47 溫度分佈圖…………………………………………………………97
圖7.48 翹曲變形與等效應力圖……………………………………………97
圖7.49 溫度分佈圖…………………………………………………………97
圖7.50 翹曲變形與等效應力圖……………………………………………98
表目錄
表3.1 Anand’s Model之9個參數…………………………………………25
表3.2 銲錫潛變(Creep)之9個參數 ………………………………………26
表3.3 溫度循環試驗條件表 ………………………………………………27
表4.1 系統級封裝各項結構尺寸 …………………………………………31
表5.1 覆晶構裝元件各項結構尺寸 ………………………………………37
表5.2 覆晶構裝元件各項材料性質 ………………………………………39
表5.3 水平方向位移場及垂直方向位移場之比較 ………………………42
表5.4 水平方向位移場及垂直方向位移場之比較 ………………………43
表5.5 水平方向位移場及垂直方向位移場之比較 ………………………44
表6.1 系統級構裝元件之材料性質 ………………………………………51
表6.2 系統級構裝元件熱傳分析之材料性質 ……………………………56
表6.3 系統級構裝元件加載晶片之功率負載 ……………………………57
表6.4 系統級構裝元件加載晶片之熱產生率 ……………………………57
表6.5 自然對流及強制對流之熱對流係數 ………………………………57
表6.6 元件擺置位置 ………………………………………………………58
表6.7 元件擺置位置設計參數 ……………………………………………59
表6.8 被動元件擺置位置 …………………………………………………59
表6.9 被動元件設計參數 …………………………………………………60
表6.10 記憶晶片CSP構裝元件之表面黏著設計參數 ……………………60
表7.1 觀察位置點之翹曲變形量與等效應力 ……………………………63
表7.2 觀察位置點之翹曲變形量與等效應力 ……………………………63
表7.3 觀察位置點之翹曲變形量與等效應力 ……………………………64
表7.4 觀察位置點之翹曲變形量與等效應力 ……………………………65
表7.5 觀察位置點之翹曲變形量與等效應力 ……………………………66
表7.5 觀察位置點之翹曲變形量與等效應力 ……………………………66
表7.6 觀察位置點之翹曲變形量與等效應力 ……………………………67
表7.7 觀察位置點之翹曲變形量與等效應力 ……………………………68
表7.8 觀察位置點之翹曲變形量與等效應力 ……………………………69
表7.9 最高溫與最低溫之翹曲變形量差 …………………………………69
表7.10 Solder Bump 熱循環之等效應力與等效應變範圍………………72
表7.11 CSP Solder Ball 熱循環之等效應力與等效應變範圍…………73
表7.12 最高溫與最低溫之翹曲變形量差…………………………………74
表7.13 Solder Bump 熱循環之等效應力與等效應變範圍………………76
表7.14 CSP Solder Ball 熱循環之等效應力與等效應變範圍…………78
表7.15 最高溫與最低溫之翹曲變形量差…………………………………78
表7.16 Solder Bump 熱循環之等效應力與等效應變範圍………………80
表7.17 CSP Solder Ball 熱循環之等效應力與等效應變範圍…………82
表7.18 最高溫與最低溫之翹曲變形量差…………………………………83
表7.19 Solder Bump 熱循環之等效應力與等效應變範圍………………85
表7.20 CSP Solder Ball 熱循環之等效應力與等效應變範圍…………86
表7.21 最高溫與最低溫之翹曲變形量差…………………………………87
表7.22 Solder Bump 熱循環之等效應力與等效應變範圍………………89
表7.23 CSP Solder Ball 熱循環之等效應力與等效應變範圍…………91
表7.24 最高溫與最低溫之翹曲變形量差…………………………………91
表7.24 Solder Bump 熱循環之等效應力與等效應變範圍………………93
表7.25 CSP Solder Ball 熱循環之等效應力與等效應變範圍…………95
表8.1 位置點之翹曲變形量與等效應力 …………………………………99
表8.2 位置點之翹曲變形量與等效應力…………………………………100
表8.3 位置點之翹曲變形量與等效應力…………………………………101
表8.4 位置點之高低溫翹曲變形量差……………………………………103
表8.5 Solder Bump 熱循環之等效應力與等效應變範圍………………106
表8.6 CSP Solder Ball 熱循環之等效應力與等效應變範圍…………109
表8.7 晶片運作功率負載熱傳分析模擬結果……………………………113

參考文獻
[1]. Rao R. Tummala, Venky Sundara, Fuhan Liu, George White,
Swapan Bhattacharya, Raj M. Pulugurtha, Madhavan
Swaminathan, Sidharth Dalmia, Joy Laskar, Nan Marie
Jokerst, Sang Yeon Chow, “High Density Package in 2010
and Beyond”, PRC, Georgia Institute of Technology, EMAP
2002.
[2]. 郭嘉龍編譯，半導體封裝工程，Chap16，全華科技圖書股份有限
公司，2001年2月。
[3]. 陳信文、陳立軒、林永森、陳志銘編譯，微系統構裝基礎原理，
Chap6，P.219，高立圖書有限公司，2002年12月。
[4]. Roy Buck, Principal Engineer, Analog Devices, Inc.,
Greensboro, North Carolina, “RF system-in-package
competes with SoCs”, EE Time, August 29, 2002.
[5]. 趙建基(工研院電子所組長)，”新一代電子構裝技術﹘系統整合
化構裝（Sip）”，經濟日報 2002年4月29日。
[6]. John H.Lau, Ball Grid Technology, McGraw-Hill, Inc., New
York, 1995.
[7]. J. H. Lau, Flip Chip Technologies. New York: McGraw-Hill,
1996.
[8]. 徐祥禎、朱立偉、王昌達、謝易霖、許峻維，”球腳格狀陣列可組
合式多晶片模組之熱設計與可靠度分析”，第19屆機械工程研討
會，雲林，2002年12月。
[9]. 朱立偉，”多晶片模組在HDIIVH基板上之有限元素熱應力分”，
義守大學電子工程學系碩士論文，2002年。
[10]. Minchuan Wang, Abdolreza Langari, Hassan Hashemi,
“Advanced Package for GHz Switching Application”,
Electronic Component and Technology, IEEE, 2002.
[11].王柏村，電腦輔助工程分析之實物與應用，全華科技圖書股份
有限公司，Chap2，2001年2月。
[12]. Ferdinand Pierre Beer, E. Russell, Jr Johnston, John T.
Dewolf, Mechanics of Materials, McGraw-Hill, 1992.
[13]. King L. Tai, “System-In-Package (SIP): Challenges and
Opportunities” , In Proceedings of ASP-DAC 2000,
Yokohama, Japan, 2000, PP. 191-196.
[14]. Christopher M. Scanlan and Nozad Karim, “System-In-
Package Technology, Application and Trends”, Amkor
Technology, Inc., 2001.
[15]. Nozad Karim, “System-in-Package(SiP) Design for Higher
Integration”, Amkor Technology Inc. in 2001.
[16]. Chris Scanlan, “System-in-Package” , Amkor Technology
Inc. in 2001.
[17]. M. S. Lin, “SiP- System in Package”, MEGIC Inc in 2001.
[18]. Roy Buck, “RF system-in-package competes with SoCs”,
Analog Devices, Inc., in 2002.
[19]. Mario Aguirre, “Super High Density Packaging
Technologies-Known Good Die Workshop”, Fujitsu
Microelectronics America.Inc. in 2002.
[20]. Marcos Karnezos, Flynn Carson, Bret Zahn, T.K. Lee and
H.C. Choi, “System in a Package (SiP) Benefits and
Technical Issues”, ChipPAC Inc., APEX 2002.
[21]. Fujitsu Company, “Technical analysis Rapidly Advancing
System-in- Package Fabrication Technology”, Vol.20 No.3
2002.
[22]. B.Z.Hong “Nonlinear Finite Element Simulation of
Thermalviscoplastic Deformation of C4 Solder Joint In
High Density Package under Thermal Cycling”Component,
Packaging and Manufacturing Technology, Part A, IEEE
transaction on, Vol. 183, PP.585-591, Sept 1995.
[23]. R.Darveaux, “Solder Joint Fatigue Model in Design and
Reliability of Solders and Solder Interconnection, The
Material, Metals and Material Society(TMS)”, PP.213-
218, 1997.
[24]. 林勇志，”CSP封裝產品在循環熱應力作用下之可靠度分析”，
成功大學機械工程學系碩士論文，2000年。
[25]. ANSYS User’s Manual, Release 6.1, 2002.
[26]. 葉裕德，”溫度循環作用下黏塑性材料參數與有限元素網格切割
對MLBGA構裝可靠度分析之影響”，成功大學工程科學系碩士論
文，2001年。
[27]. Tong Yan Tee, Hun Shen Ng “Board Level Solder Joint
Reliability Modeling of TFBGA Package”, JCEP, Japan,
April 2002.Mr. Pan received his PhD degree in mechanical
engineering from Stanford in 1987.
[28]. John H. L. Pang and D. Y. R. Chong, “Flip Chip on Board
Solder Joint Reliability Analysis Using 2-D and 3-D FEA
Models”, IEEE TRANSACTIONS ON ADVANCED PACKAGING, Vol.
24, No. 4, November 2001.
[29]. Bret A. Zahn “ Finite Element Based Solder Joint
Fatigue Life Predictions for a Same Die Stacked Chip
Scale Ball Grid Array Package “, Bret A. Zahn, ChipPAC
Inc in 2002.
[30]. 陳新郁、林政仁，有限元素分析-理論與應用ANSYS，Chap7，高立
圖書有限公司，2001年9月。
[31]. ANSYS Menu, “Rate-Dependent Plasticity”, ANSYS Theory
Reference, Version5.7, Chap4.2, 2001.
[32]. L. Anand, “Constitutive Equations for the Rate-
dependent Deformation of Metals at Elevated
Temperatures”, Transactions of ASME, Vol. 104, PP.12-
17, January 1982。
[33]. S.B. Brown, K.H.Kim and L.Anand, ”An Internal Variable
Constitutive Model for Hot Working of Metals”,
International Journal of Plasticity, Vol.5, PP. 95-130,
1989.
[34]. John Lau, Dauksher, and Viano, “Acceleration Models,
Constitutive Equation, and Reliability of Lead-Free
Solders and Joints”, IEEE Electronic Component and
Technology Conference, June 2003, PP. 229-234.
[35]. John Lau, Pang, D.Y.R.Chong, and T. H. Low, “Thermal
Cycling Analysis of Flip-Chip Solder Joint
Reliability”, IEEE Transactions on Component and
Package Technologies, Vol. 24, No. 4, December 2001.
[36]. John Lau, “Thermal Modeling and Analysis of 96.5Sn-
3.5Ag Lead-Free Solder Joints of Wafer Level Chip Scale
Package on Buildup Microvia Printed Circuit Board”,
IEEE Transactions on Electronic Packaging Manufacturing,
Vol. 25, No. 1, January 2002.
[37]. R. Darveaux, “Effect of simulation methodology on
solder joint crack growth correlation”, in Proc. 50th
IEEE Electron. Comp. Technol. Conf.(ECTC’00), Las
Vegas, NV, 2000.
[38]. 譚建國，使用ANSYS 6.0 進行有限元素分析，Chap6，P.147，北
京大學出版社，2002年5月。
[39]. J. Wang, Z. Qian, D. Zou and S. Liu, “Creep Behavior of
a Flip-Chip Package by Both FEM Modeling and Real Time
Moire Interferometry”, ASME Journal of Electronic
Package, Vol. 120/179, June 1998.
[40]. 王政邦，”球陣列式電子構裝即時雲紋干涉量測與驗證計”，中
正大學動力機械工程學系碩士論文，2000年。
[41]. 劉振南，”無底膠新型覆晶封裝結構之設計與可靠度分析”，清
華大學動力機械工程學系碩士論文，2000年。
[42]. 陳信文、陳立軒、林永森、陳志銘編譯，微系統構裝基礎原理，
Chap5，P.199，高立圖書有限公司，2002年12月。
[43]. Martin Geotz “Solder Joint Failure Analysis Using FEM
Techniques of a Silicon Based System-In-Package”, Bret
A. Zahn , ChipPAC Inc in 2000.
[44]. Bret A. Zahn “Comprehensive Solder Fatigue and Thermal
Characterization of a Silicon Based Multi-Chip Module
Package Utilizing Finite Analysis Methodologies”,
ChipPAC Inc in 2000.
[45]. 汪哲鳴，”PBGA構裝體於IR-Reflow過程下變形機制之探討”，中
山大學機械工程學系碩士論文，2001年。
[46]. Guotao Wang, Jie-Hua Zhao, Min Ding and Paul S. Ho,
“Thermal Deformation Analusis on Flip Chip Packages
Using High Resolution Moire Interferometry”, IEEE,
University of Texas at Austin in 2002.
[47]. 陳潤明，”無鉛及RoHS 技術要求下的電子產品輪廓與系統化整
合”，IMAPS Taiwan暨無鉛銲錫與IC封裝技術研討會，工研院經
貿中心，2004年。
[48]. Wei-Mao Hung, Hsiang-Chen Hsu and Shen-Li Fu, “Thermal
Mechanical Analysis for Lead Free System in Package”,
IMAPS Taiwan Techmical Symposium, OSE/Dept. of Mechanical
Engineering, ISU in 2004.