臺灣博碩士論文加值系統

本論文主要在研製一個具有低壓、面積小、多種震盪頻率選擇且可操作於高頻之脈寬調變控制器電源管理晶片。傳統晶片藉由外部電阻電容提供一穩定的工作頻率，但是加入外部電阻電容會佔據晶片以外的電路面積。本文則將振盪器內含於晶片以降低脈波寬度調變（Pulse-Width Modulation， PWM）晶片的面積與成本。論文並詳細介紹及推導電壓模式及電流模式控制器各細部之操作原理與等效電路。所設計之電壓模式與電流模式脈波寬度調變晶片已經由模擬加以驗證，並以UMC 0.5μm，N-Well， 2P2M ，5V應用的互補金屬氧化半導体（Complementary - Metal — Oxide —Semiconductor, CMOS）製程實作完成兩個電壓控制模式電路的原型晶片，實驗結果證實電壓模式控制確實可以利用振盪器架構實現。

This thesis presents the design and implementation of a pulse-width-modulation (PWM) power management chip which has low voltage, small space, many choices of switching frequency, and high frequency switching. The oscillator of conventional PWM control chips is controlled by one external resistor and capacitor, however, the external resistor and capacitor occupy much space out of the chip. To reduce the space of the chip, the oscillator is put inside the chip.
The operational principle and equivalent circuits of the proposed voltage-mode and current-mode controller are analyzed in detail. Computer simulation has been carried out to analyze the proposed voltage-mode and current-mode schemes. Two prototype chips of voltage mode controller have been constructed with UMC 0.5μm, N-well, 2P2M CMOS technology.

目錄 頁次
中文摘要 ………………………………………………………… i
英文摘要 ………………………………………………………… ii
誌謝 ………………………………………………………… iii
目錄 ………………………………………………………… iv
圖目錄 ………………………………………………………… vi
表目錄 ………………………………………………………… x
第一章 緒論
1.1 研究背景與目的…………………………… 1
1.2 論文大綱…………………………………… 2
第二章 原理分析與設計
2.1 前言………………………………………… 3
2.2 參考準位之分析設計……………………… 4
2.2.1 分壓………………………………………… 4
2.2.1.1 電阻及MOSFET分壓………………………… 5
2.2.1.2 MOSFET分壓器……………………………… 6
2.2.2 電流源式自我偏壓………………………… 8
2.2.2.1 臨界電壓方式之自我偏壓………………… 8
2.2.2.2 二極體方式之自我偏壓…………………… 10
2.2.2.3 熱電壓方式之自我偏壓…………………… 10
2.2.3 Bandgap參考電壓………………………… 13
2.2.4 β倍參考自我偏壓………………………… 13
2.3 CMOS運算放大器及比較器………………… 15
2.3.1 兩級式的CMOS運算放大器………………… 16
2.3.2 運算放大器的增益………………………… 19
2.3.3 頻率響應…………………………………… 21
2.3.4 迴轉率……………………………………… 23
2.3.5 比較器設計………………………………… 24
2.3.5.1 比較器電路模……………………………… 24
2.3.5.2 比較器……………………………………… 25
2.4 震盪器………………………………………26
2.4.1 反向器的工作點……………………………27
2.4.2 扼鈴式振盪器………………………………28
2.4.3 匱流式電壓控制振盪器……………………28
2.4.4 全差動反向器………………………………29
第三章 電壓模式控制架構
3.1 原理分析……………………………………33
3.2 電路架構設計………………………………33
3.2.1 比較器及誤差放大器………………………35
3.2.2 匱流式電壓控制振盪器……………………45
3.2.3 參考電壓……………………………………51
3.3 電路整合……………………………………52
3.3.1 設計模擬……………………………………53
3.3.2 晶片實測……………………………………60
第四章 電流模式控制架構
4.1 原理分析……………………………………66
4.2 電路架構設計………………………………67
4.2.1 比較器及誤差放大器………………………68
4.2.2 震盪器………………………………………70
4.2.3 數位邏輯……………………………………74
4.3 電路整合……………………………………75
第五章 基本轉換器設計實例應用
5.1 昇壓式轉換器分析設計……………………78
5.2 電路實測……………………………………80
第六章 6.1 結論…………………………………………82
6.2 未來發展方向………………………………82
參考文獻 ………………………………………………83
圖目錄
圖2-1 電壓模式控制………………………………3
圖2-2 CMOS分壓的實現……………………………4
圖2-3 基本MOSFET分壓器的變形…………………6
圖2-4 臨界電壓方式自我偏壓……………………9
圖2-5 起動電路(Startup circuit)……………9
圖2-6 二極體式自我偏壓電路……………………11
圖2-7 熱電壓式自我偏壓電路……………………12
圖2-8 能帶隙式自我偏壓電路……………………14
圖2-9 β倍數參考準位……………………………15
圖2-10 典型的兩級式CMOS運算放大器……………16
圖2-11 CMOS兩級運算放大器………………………19
圖2-12 疊串式單級式放大器………………………21
圖2-13 折疊疊串運算放大器………………………21
圖2-14 用以求取頻率響應之簡化模型……………22
圖2-15(a) 差動輸入比較器……………………………24
圖2-15(b) 理想比較器轉移曲線………………………24
圖2-16 實際差動比較器直流轉換曲線……………25
圖2-17 不具補償的兩級運算放大器………………26
圖2-18 反向器的工作點……………………………27
圖2-19 等效數位模…………………………………27
圖2-20 振盪器迴授迴授……………………………28
圖2-21 匱流式電壓控制震盪器……………………29
圖2-22 振盪器1MHz輸出波形………………………29
圖2-23 全差動反向器實現扼鈴式振盪器…………30
圖2-24 全差動反向器之一級………………………30
圖2-25 300MHz全差動反向器振盪器………………30
圖2-27(a) 全差動反向器振盪器電源拒斥比…………31
圖2-27(b) 匱流式(current starve)振盪器電源拒斥比…31
圖2-28 振盪器功率消耗…………………………………31
圖3-1 DC/DC轉換器原理…………………………………33
圖3-2 PWM切換控制的方塊圖……………………………34
圖3-3 脈波寬度調變……………………………………34
圖3-4 兩級式運算放大器………………………………35
圖3-5 運算放大器的小訊號模型………………………36
圖3-6(a) 兩級式運算放大器交流分析波德圖波形………38
圖3-6(b) 兩級式運算放大器電源拒斥比…………………39
圖3-7(a) 兩級式運算放大器第一級交流分析波德圖……39
圖3-7(b) 兩級式運算放大器第一級加入疊串交流分析波德圖40
圖3-8(a) 兩級式運算放大器加入疊串交流分析波德圖……40
圖3-8(b) 兩級式運算放大器加入疊串電源拒斥比………41
圖3-9(a) 折疊疊串運算放大器交流分析波德圖波形………41
圖3-9(b) 折疊疊串運算放大器電源拒斥比…………………42
圖3-10 運算放大器大小響應（magnitude response）模擬結果……………………43
圖3-11 運算放大器相位響應（phase response）模擬結果………………………43
圖3-12 運算放大器開回路轉移特性模擬結果………………………43
圖3-13 迴轉率的測量……………………………………43
圖3-14 運算放大器迴轉率模擬結果……………………44
圖3-15 運算放大器安定時間……………………………44
圖3-16 扼鈴式振盪器……………………………………45
圖3-17 扼鈴式振盪器模擬輸出…………………………46
圖3-18 製程變異對VCO的影響…………………………46
圖3-19 溫度變異對VCO的影響…………………………47
圖3-20 扼鈴式振盪器佈局圖…………………………47
圖3-21 T型正反器……………………………………48
圖3-22 波形對照圖…………………………………48
圖3-23 T型正反器完整電路圖………………………49
圖3-24 邏輯閘內部電路………………………………49
圖3-25 T型正反器模擬輸出結果………………………50
圖3-26 T型正反器佈局圖………………………………50
圖3-27 運算放大器偏壓電路……………………………51
圖3-28 溫度變異對偏壓的影響…………………………51
圖3-29 MOSFET分壓器……………………………………52
圖3-30 溫度變異對分壓器的影響………………………52
圖3-31 PWM電壓控制模式模擬架構………………………53
圖3-32 1MHz 電壓控制模式PWM模擬輸出波形…………53
圖3-33(a) 250KHz 電壓控制模式最大 Duty PWM模擬輸出波形……54
圖3-33(b) 250KHz 電壓控制模式VFB=1V PWM模擬輸出波形……54
圖3-33(c) 250KHz 電壓控制模式VFB=4V PWM模擬輸出波形………55
圖3-34(a) 125KHz 電壓控制模式最大Duty PWM模擬輸出波形………55
圖3-34(b) 125KHz 電壓控制模式VFB=1V PWM模擬輸出波形………56
圖3-34(c) 125KHz 電壓控制模式VFB=4V PWM模擬輸出波形………56
圖3-35 完整電壓控制架構……………………………57
圖3-36 誤差放大器輸入與輸出的關係………………58
圖3-37(a) 250KHz PWM比較器兩輸入端波形……………58
圖3-37(b) 250KHz PWM比較器Active High輸出波形……58
圖3-37(c) 250KHz PWM比較器Active Low輸出波形……59
圖3-38(a) 125KHz PWM比較器兩輸入端波形……………59
圖3-38(b) 125KHz PWM比較器Active High輸出波形…59
圖3-38(c) 250KHz PWM比較器Active Low輸出波形……59
圖3-39(a) 1MHz電壓控制模式最小Duty PWM輸出波形…60
圖3-39(b) 1MHz電壓控制模式Duty25% PWM輸出波形…60
圖3-39(c) 1MHz電壓控制模式Duty50% PWM輸出波形…60
圖3-39(d) 1MHz電壓控制模式Duty75% PWM輸出波形…60
圖3-39(e) 1MHz電壓控制模式Duty90% PWM輸出波形…61
圖3-39(f) 1MHz電壓控制模式最大Duty PWM輸出波形61
圖3-40 125K及250KHz電壓控制模式載波輸出波形…61
圖3-41 125KHz電壓控制模式PWM輸出波形……………61
圖3-42(a) 250KHz 電壓控制模式最大Duty PWM輸出波形…61
圖3-42(b) 250KHz 電壓控制模式VFB= 0.5V PWM輸出波形………61
圖3-42(c) 250KHz 電壓控制模式VFB= 1V PWM輸出波形…62
圖3-42(d) 250KHz 電壓控制模式VFB= 1.5V PWM輸出波形………62
圖3-42(e) 250KHz 電壓控制模式VFB= 2V PWM輸出波形…62
圖3-42(f) 250KHz 電壓控制模式VFB= 2.5V PWM輸出波形………62
圖3-42(g) 250KHz 電壓控制模式VFB= 3V PWM輸出波形…62
圖3-42(h) 50KHz 電壓控制模式VFB= 3.5V PWM輸出波形…62
圖3-42(i) 250KHz 電壓控制模式VFB= 4V PWM輸出波形…63
圖3-43 第二個原型晶片佈局平面圖……………………63
圖4-1(a) 電流模式控制內部方塊圖………………………66
圖4-1(b) 電流模式控制UC3842內部方塊圖………………67
圖4-2 基本電流模式控制轉換器控制波形……………67
圖4-3 誤差放大器迴授輸入與輸出波形………………68
圖4-4 電流檢測限制位準………………………………69
圖4-5 電流檢測比較器反相端輸入波形………………69
圖4-6 電流檢測波形……………………………………69
圖4-7 555振盪器…………………………………………71
圖4-8 振盪器模擬結果波形……………………………71
圖4-9 250kHz振盪器模擬結果波形……………………72
圖4-10 125kHz振盪器模擬結果波形……………………72
圖4-11 溫度變異對內部振盪器的影響…………………72
圖4-12 製程變異對內部振盪器的影響…………………73
圖4-13 RS正反器電路及真值表…………………………74
圖4-14 RS正反器動作時序圖……………………………74
圖4-15 RS正反器佈局平面圖……………………………75
圖4-16 內部振盪器輸出波形……………………………76
圖4-17 內部正反器輸出…………………………………76
圖4-18 電流感測比較器輸入波形………………………76
圖4-19 電流感測比較器輸出端…………………………77
圖4-20 電流控制模式脈寬訊號…………………………77
圖5-1 昇壓式轉換器……………………………………78
圖5-2 昇壓式轉換器開關閉合…………………………78
圖5-3 昇壓式轉換器開關打開…………………………79
圖5-4(a) 250kHz昇壓式轉換器Duty10%輸出波形………80
圖5-4(b) 250kHz昇壓式轉換器Duty20%輸出波形………80
圖5-4(c) 250kHz昇壓式轉換器Duty30%輸出波形………81
圖5-4(d) 250kHz昇壓式轉換器Duty40%輸出波形………81
圖5-4(e) 250kHz昇壓式轉換器Duty50%輸出波形………81
圖5-5 125kHz昇壓式轉換器Duty50%輸出波形………81
表目錄
表2-1 運算放大器效能比較…...…………………...…………………………. 16
表3-1 相位邊限………………….…………………………………………….. 37
表3-2 兩級式運算放大器特性表…………………………………………. 44
表3-3 原型晶片測試電路一（1MHz載波振盪頻率）………………………… 64
表3-4 原型晶片測試電路二（250kHz及125kHz載波振盪頻率）………….. 65

[1] William-Shing Tak Yan and Howard-Cam Luong, “A 900-MHz CMOS Low-Phase-Noise Voltage-Controlled Ring Oscillator,” IEEE Trans. on circuits and systems vol.48, No.2, February 2001.
[2] D.A. Johns and K. Martin, “Analog Integrated Circuit Design,” 1st ed. John Wiley and sons New York, 1997
[3] B. Razavi, “Design of Analog CMOS Integrated Circuits,” 1st ed. McGraw Hill Singapore, 2001.
[4] A. S. Sedra and K. C. Smith, ”Microelectronic Circuits,” 3rd ed. Sauders College Publishing, New York, 1990.
[5] R. Gregorian, ”Introduction To CMOS Op-Amp And Comparators,” John Wiley and sons, New York, 1999.
[6] R. J. Baker, H. W. Li and D. E. Boyce, ”CMOS circuit design, layout, and simulation,” IEEE Press series on microelectronic systems, New York, 1997.
[7] A. I. Pressman, ”Switching Power Supply Design,” 2nd ed. McGraw Hill Singapore, 2000.
[8] Mohan, Ned, ”Power electronics：converters, applications, and design,” 2nd ed. John Wiley and sons, New York, 1995.
[9] S. Finco, F. H. Behrens and M. I. Castro Simas, ”Smart power IC for DC-DC low power regulation,” Industry Applications Society Annual Meeting, Conference Record of the IEEE , 1992.
[10] A. J. Stratakos, S. R. Sanders and R. W. Brodersen, ”A low-voltage CMOS DC-DC converter for a portable battery-operated system,” Power Electronics Specialists Conference Record of the IEEE, PESC ''94 Record, vol.1, pp. 619 -626 ,1994.
[11] J. Arias, L. Quintanilla, L. Enriquez, J. Vicente, J. Barbolla, D. Vazquez and A. Rueda, “Design of a CMOS fully differential switched-opamp for SC circuits at very low power supply voltages,” Electronics, Circuits and Systems, 2001. ICECS 2001. The 8th IEEE International Conference on , vol.3, pp. 1545 —1548, 2001.
[12] Ming-Dou Ker, Chung-Yu Wu and Tain-Shun Wu, ”Area-efficient layout design for CMOS output transistors,” IEEE Trans. on Electron Devices, vol. 44, pp. 635 —645, April 1997.
[13] B. Razavi, ”A study of phase noise in CMOS oscillators,”Solid-State Circuits, IEEE Journal of , Vol. 31,pp. 331 —343, March 1996.
[14] A. E. Buck, C. L. McDonald, S. H. Lewis and T. R. Viswanathan, ”A CMOS bandgap reference without resistors,” IEEE Journal of Solid-State Circuits, Vol. 37. “TMS320C24X DSP controller reference set,” Vol. 1, pp. 81—83, Jan. 2002.
[15] G. N. Lu and G. Sou, ”1.3 V single-stage CMOS opamp,” Electronics Letters, Vol. 34, pp. 2073 —2074, 29 Oct. 1998.
[16] A. Ahmed, K. Sharaf, H. Haddara and H. F. Ragai, ”CMOS VCO-prescaler cell-based design for RF PLL frequency synthesizers,” The 2000 IEEE International Symposium on , Vol. 2 , pp. 737 —740 ,Vol.2, 2000.
[17] 梁適安 譯,”高頻交換式電源供應器原理與設計,” 全華科技圖書股份有限公司, May 1995。
[18] 陳本源,陳新一 編著,”數位邏輯電路實習,” 全華科技圖書股份有限公司, 1991。
[19] 張俊彥 譯著,施敏 原著, ”半導體元件物理與製作技術,” 高立圖書有限公司, 1997。
[20] 張文清,蔡佩珊 編著, ”Spice 電子電路模擬,” 鼎茂圖書出版有限公司, 2001。
[21] 許孟超 編譯,”運算放大器與線性積體電路,” 儒林圖書公司。
[22] Unitrode application note, “Current Mode PWM Controller UC384x,” 1997.