臺灣博碩士論文加值系統

本論文是針對一SD( Secure Digital) Card控制器晶片設計IP，發展出一個開發測試用工具平台，來對控制器晶片設計驗證設計的功能與效能，供開發者進行除錯、驗證以期縮短設計的開發時程。
近幾年來，由於半導體製程技術的進步，電子元件的體積逐漸的往小型化、低耗能、與高整合度的方向發展。隨著消費性電子產業的興起，產業也推出了許多系統整合晶片(SoC，System on Chip) 以滿足各式各樣的產品，在功能、尺寸以及效能等方面之需求。例如攜帶式行動電話、個人數位助理(PDA，Personal Digital Assistant)、數位相機(DSC，Digital Still Camera)、MP3隨身聽、USB行動碟…等，如雨後春筍般的興起，帶動了另一波的需求。然而在這些嵌入式系統(Embedded Systems)中，快閃記憶體 (Flash Memory) 是作為數位資訊儲存媒體的最主要也是關鍵的角色，於是乎市場上許許多多的小型記憶卡被發展出來。由於記憶卡的優劣與介面控制器的設計有關，因此對於記憶卡之存取技術也是決定系統應用方式、產品功能、效能、與價格的一個重要環節。
此平台使用ALTERA公司的Cyclone TM EP1C20 FPGA，在系統架構上預留了一些外部元件如8051微控制器，靜態隨機存取記憶體(SRAM)、快閃記憶體(NAND Flash)，以及一些輸出入週邊介面及電源系統，設計一個驗證平台。經由線路圖設計，PCB佈線設計、製作，同時對與PC連接的介面撰寫簡單的驅動與測試程式，最後經過成品除錯測試而完成整個平台的開發，以進行對控制器晶片設計中介面控制器模組的實做驗證，確保設計功能正確。

This paper focuses on the development of a testing platform that used to develop and verify an IP design of SD card controller. Developers can use the platform to debug and verify the function and performance of the chip IP design thus reduces development time.
Recent years, due to the improvement of semiconductor’s manufacturing process, the trend of electronic components become smaller size, lower power consumption, and highly integration. As the rise of consumer electronics, there are many SoC(System on Chip) solutions presented to the market to meet the requirement of many kind of products, just like the portable mobile phone, PDA(Personal Digital Assistant), MP3 walkman, USB mobile disk…etc. all these products arise a huge demand of SoC embedded systems. Among these embedded systems, flash memory takes the key role as a major storage medium of digital data in embedded system, so there are many kind of small flash memory cards have been developed and presented to the market. Because the performance of memory card is related to the design of interface controller module, therefore the technique of flash memory card access is also a critical part that decides the application, function, performance, and price of an embedded system product.
We use Altera’s CycloneTM FP1C20 FPGA(Field Programmable Gate Arrays) as the core in platform architecture, beside there are also reserved some external components in the system, an 8051 microcontroller, 2 SRAM chips, some NAND flash chips, I/O peripheral interfaces, and power supply system. The development of testing platform is achieved by means of schematics design, PCB layout design, development of driver and testing program, and finally debugging / testing of entire platform. At last the SD card controller chip IP can be verified and tested on the platform to ensure the function of IP design is exactly correct.

摘要 I
ABSTRACT III
目錄 V
圖索引 VII
表索引 XII
第 一 章 緒論 1
1.1 研究背景及目的： 1
1.2 研究貢獻： 7
1.3 論文架構： 10
第二章 SD記憶卡控制器晶片設計介紹 13
2.1 SD記憶卡規格簡介： 13
2.2 控制器系統架構簡介： 35
2.3 SD介面控制器系統設計模擬驗證： 38
第三章 測試平台系統規格與設計 45
3.1 ALTERA CYCLONETM EP1C20簡介 45
3.2設計規格與系統架構 58
3.3線路設計佈線及程式開發 67
第四章 實驗分析與測試結果 80
4.1 測試規格與流程： 80
4.2 測試程式驗證結果： 85
第五章 結論 91
參考資料 92

圖1.1 CFC （COMPACT FLASH CARD）[1]......................................................2
圖1.2 SMC （SMART MEDIA CARD）[1] ........................................................3
圖1.3 MMC（MULTI MEDIA CARD）[1].........................................................3
圖1.4 MS PRO（MEMORY STICK PRO）[2]........................................................4
圖1.5 MS PRO DUO（MEMORY STICK PRO DUO）[1].......................................................4
圖1.6 SD(SECURE DIGITAL)[1].......................................................5
圖1.7 XD CARD （EXTREME DIGITAL PICUTRE CARD）[1] ......................................................6
圖1.8 標準設計流程[3] ......................................................8
圖2.1 SD 記憶卡系統架構[4]......................................................13
圖2.1 SD 模式匯流排連接方式[4]......................................................15
圖2.3 SPI 模式匯流排連接方式[4] .....................................................17
圖2.4 SD 卡硬體介面[4]......................................................19
圖2.5 指令之匯流排動作[4] .....................................................20
圖2.6 資料區塊讀取動作[4] .....................................................21
圖2.7 資料區塊讀取動作[4] .....................................................21
圖2.8 指令信符的編碼方式[4]......................................................22
圖2.9 回應信符編碼方式[4] .....................................................23
圖2.10 標準匯流排資料封包格式[4]......................................................23
圖2.11 寬匯流排資料封包格式[4] .....................................................24
圖2.12 卡片辨識模式狀態圖[4]......................................................29
圖2.13 資料傳輸模式狀態圖[4]......................................................29
圖2.14 SD 卡控制器模組設計之系統架構...........................................35
圖2.15 SD 介面控制器模組設計之系統架構[5]...................................36
圖2.16 SD 記憶卡系統測試程式（TEST BENCH）方塊圖[5] ..................38
圖2.17 單一資料區塊寫入驗證時序圖（一） ....................................40
圖2.18 單一資料區塊寫入驗證時序圖（二） ....................................40
圖2.19 多重資料區塊寫入驗證時序圖（一） ....................................41
圖2.20 多重資料區塊寫入驗證時序圖（二） ....................................42
圖2.21 單一資料區塊讀出驗證時序圖（一） ....................................42
圖2.22 單一資料區塊讀出驗證時序圖（二） ....................................43
圖2.23 多重資料區塊讀出驗證時序圖（一） ....................................44
圖2.24 多重資料區塊讀出驗證時序圖（二） ....................................44
圖3.1 ALTERA EP1C20 封裝圖[6] ..............................................................47
圖3.2 ALTERA EP1C20 接腳區塊圖[6][8] .................................................48
圖3.3 SCHOOL BOY 研發電路板[8] ...........................................................51
圖3.4 SCHOOL BOY 研發電路板FPGA 子板............................................51
圖3.5 SCHOOL BOY FPGA 子板配置圖[8]..................................................52
圖3.6 DOWNLOAD CABLE（LPT 介面）[8] ................................................53
圖3.7 FPGA 子板線路圖（一）[8] ........................................................55
圖3.8 FPGA 子板線路圖（二）[8] ........................................................56
圖3.9 FPGA 子板線路圖（三）[8] ........................................................57
圖3.10 開發平台系統架構.....................................................................59
圖3.11 IS61LV3216 SRAM 方塊圖[9] ......................................................60
圖3.12 LM1084IS-ADJ 應用線路圖[10]..................................................60
圖3.13 MAX3243ECAI 應用線路圖[11] .................................................61
圖3.14 AM29LV040B 方塊圖[12].............................................................62
圖3.15 AT89C51 方塊圖[13]...................................................................63
圖3.16 NC7SZ00M5X 接腳圖[14] ............................................................64
圖3.17 AAT3524 應用圖[15]...................................................................64
圖3.18 KM29U128T 功能方塊圖[16].......................................................65
圖3.19 BS62LV4006STC 功能方塊圖[17] ...............................................66
圖3.20 開發平台線路圖（一）.............................................................71
圖3.21 開發平台線路圖（二）.............................................................72
圖3.22 開發平台線路圖（三）.............................................................73
圖3.23 開發平台線路圖（四）.............................................................74
圖3.24 開發平台線路圖（五）.............................................................75
圖3.25 PCB 板層面疊構..........................................................................76
圖3.26 開發平台配置圖.........................................................................77
圖3.27 開發平台樣品實物.....................................................................78
圖3.28 測試程式執行畫面.....................................................................79
圖4.1 以測試平台驗證之測試程式方塊圖...........................................80
圖4.2 直接產生下載檔案[8] ..................................................................82
圖4.3 以轉換方式產生下載檔案[8]......................................................83
圖4.4 透過AS MODE 下載到EPCS4[8]...................................................83
圖4.5 使用JTAG MODE 直接下載到CYCLONE[8] .....................................84
圖4.6 SD 開發平台測試環境[18] ...........................................................85
圖4.7 單一資料區塊寫入波形（一）...................................................86
圖4.8 單一資料區塊寫入波形（二）...................................................87
圖4.9 單一資料區塊讀出波形（一）...................................................88
圖4.10 單一資料區塊讀出波形（二）.................................................88
圖4.11 多重資料區塊讀出波形（一）.................................................89
圖4.12 多重資料區塊讀出波形（二）.................................................90

表2.1 SD MEMORY CARD 接腳定義[4] ........................................................14
表2.2 R1 回應格式[4] .............................................................................25
表2.3 R2 回應格式[4] .............................................................................26
表2.4 R3 回應格式[4] .............................................................................26
表2.5 SD 記憶卡暫存器表[4].................................................................27
表3.1 CYCLONE 系列家族比較表[7]........................................................45
表3.2 CYCLONE EP1C20F324C7 規格表[8].................................................46
表3.3 EP1C20 接腳定義[6]......................................................................49
表3.4 FPGA 接腳網路表.........................................................................67

[1] .Sandisk Corp., Sandisk Media Kit. Offical. [Online].Available: http://www.sandisk.com/corporate/media.asp
[2] Sony Style Taiwan Official. [Online]. Available: http://www.sonystyle.com.tw
[3] .Samir Palnitkar, Verlog HDL, SunSoft Press, a Prentice Hall title, 1996, ISBN 0-13-451675-3.
[4] .SD Group（MEI, Toshiba, Sandisk）, SD Memory Card Specification, Part 1, Physical Layer Specification, version 1.0, SD Group, 2000.
[5] 魏儀方, “SD控制晶片之資料傳輸模組設計”,淡江大學碩士論文, 臺灣, 民國93年。
[6] Altera Corporation, Cyclone Device Handbook, Volume 1 version 1.6.,Altera Corporation, 2005 [Online]. Available: http://www.altera.com/products/devices/cyclone/overview
[7] Altera Corporation, Altera Cyclone FPGA Family Overview,2005. [Online]. Available: http://www.altera.com/products/devices/cyclone/overview
[8] 茂綸股份有限公司, School Boy研發電路板使用手冊, 臺灣, 民國93年。
[9] Integrated Circuit Solution Inc., ICSI IS61LV3216 Data Sheet, 2005. [Online]. Available: http://www.icsi.com.tw
[10] National Semiconductor , NS LM1084 Data Sheet, 2005. [Online]. Available: http://www.national.com
[11] Maxim Integrated Products, MAXIM MAX3243E Data Sheet, 2005. [Online]. Available: http://www.maxim-ic.com
[12] Advanced Micro Device Inc., AMD AM29LV040B Data Sheet, 2005. [Online]. Available: http://www.amd.com
[13]Atmel Corporation, Atmel AT89C51 Data Sheet, 2005. [Online]. Available: http://www.atmel.com
[14] Fairchild Semiconductor Corporation, Fairchild NC7SZ00 Data Sheet, 2005. [Online]. Available: http://www.fairchildsemi.com
[15] Advanced Analogic Technologies Inc., AAT3524 Data Sheet, 2005. [Online]. Available: http://www.analogictech.com
[16] Samsung Electronic Co., Ltd., Samsung KM29U128T Data Sheet, 2005. [Online]. Available: http://www.samsung.com
[17] Brilliance Semiconductor, Inc. BSI BS62LV4006 Data Sheet, 2005. [Online]. Available: http://www.bsi.com.tw/
[18] 陳逸修, “數位加密記憶卡控制晶片之測試平台設計”,淡江大學碩士論文, 臺灣, 民國93年。