臺灣博碩士論文加值系統

半導體晶圓尺寸從8吋邁向12吋，線寬從微米縮小至奈米的新世代，晶圓越大線寬越小相對於製程方面也越來越複雜，晶圓製程中微影製程是決定線寬是否能更小的主要因素。 微影製程檢視又可分為三大類，層對層覆蓋誤差檢查（Overlay error）及線與孔的寬度檢查（Critical Dimensions, CD）以及顯影後檢查（After Develop Inspection, ADI），微影製程良率就是取決於這三項參數。
本論文所研究的方向是覆蓋誤差。應用類神經網路（Neural Network）及錯誤診斷分析（Fault Detection and Classification）的觀念，利用晶圓實際生產數據建立類神經網路的輸入層與輸出層數據，運用輸入及輸出數據來訓練與調整隱藏層神經單元數目及權重，找出類神經網路輸入及輸出數據相對應的非線性關係，再利用晶圓實際生產新數據加以驗證類神經網路輸入及輸出相對應的非線性關係。利用監控設備覆蓋誤差的數據作為輸入層與監控產品覆蓋誤差的數據作為輸出層，就能預測產品的覆蓋誤差，然後從黃光微影術生產驗證流程切入，進一步改善並提升微影製程機台總體設備效能（Overall Equipment Effectiveness簡稱OEE）

Semiconductor wafer size has been increased from 8 inch to 12 inch, line width in the IC wafer has been reduced from micrometer to nanometer range. The bigger the wafer size and the smaller the line width, the more complicated the wafer manufacturing process. Photolithography process is the key process in reducing line width in IC wafer. There are three kinds of photolithography process inspection, i.e. overlay error, critical dimension （CD） and after develop Inspection （ADI）, the yield of photolithography process depends on these three parameters.

This research focuses on overlay error. Applying the concept of Neural Network and Fault Detection and Classification, we establish input layer data and output layer data of Neural Network with data collected from actual production run of IC wafer. Using input layer data and output layer data to train and adjust the number of neuron members and the associated weighting factors in the hidden layer, we can establish the nonlinear relationship between input and output data of Neural Network. We then verify the Neural Network model with new sets of data from IC wafer production run. Using the monitor wafer overlay error data from photolithography equipment as input data and the overlay error data from product wafer as output data, we can predict the overlay error data of future product wafer. Through simplification of photolithography inspection process of product wafer, we can improve the Overall Equipment Effectiveness （OEE） of photolithography equipments.

中文摘要................................... i
英文摘要 ................................. ii
誌謝 ................................. iii
目錄 ................................. iv
表目錄 ................................. vi
圖目錄 ................................. vii
第一章 諸論...............................10
1.1 研究背景............................10
1.2 文獻回顧............................11
1.3 研究目的............................12
第二章 微影機台與製程覆蓋誤差介紹 .........13
2.1 CANON DUV248 Scanner 曝光機台介紹... 13
2.2 微影製程介紹........................ 14
2.3 微影覆蓋誤差介紹.................... 16
2.3.1 覆蓋誤差之原因...................... 16
2.3.2 覆蓋誤差數學模式如何分佈............ 18
2.3.3 覆蓋誤差之測量與補償................ 20
2.3.4 建立機台覆蓋誤差的標準化程序........ 21
第三章 類神經網路與故障偵測分類........... 23
3.1 類神經網路.......................... 23
3.1.1 為何要應用類神經網路................ 23
3.1.2 類神經網路基本概論 ..................25
3.1.3 倒傳遞神經網路...................... 26
3.1.4 隱藏層及處理單元的數目.............. 30
3.2 故障偵測與分類...................... 32
第四章 總體設備效能（Overall Equipment Effectiveness OEE）........................................ 33
4.1 OEE的觀念........................... 33
4.2 OEE績效的衡量....................... 34
第五章 系統實作與導入..................... 36
5.1 系統環境............................ 36
5.2 實作與導入.......................... 37
5.2.1 參數介紹............................ 37
5.2.2 機台進行生產產品的標準作業程........ 38
5.2.3 類神經網路訓練...................... 38
5.2.4 類神經網路驗證...................... 39
5.2.5 過度配合（over fitting）問題........ 39
5.2.6 設備總體效能的改善.................. 40
第六章 結果討論與未來展望................. 43
6.1 結果討論............................ 43
6.2 未來展望............................ 43
附表 ....................................45
附圖 ....................................49
參考文獻 ....................................79

參考文獻
[1] CANON 6000BODY FPA-6000 ES6技術手冊。
[2] 陳書豪，「類神經網路導入裝備計畫性維修之研究」，國防大學中正理工學院，碩士論文，民國九十三年。
[3] 郭亦桓，「台灣半導體廠設備管理標竿：黃光區設備」，清華大學，碩士論文，民國九十年。
[4] 趙育漢，「以類神經網路分析微影覆蓋幾何誤差」，中原大學，碩士論文，民國九十二年。
[5] 林易俊，「應用模糊類神經網路於積體電路之微影製程機台故障診斷分析」，國立成功大學，碩士論文，民國九十三年。
[6] 劉德庠，「微影製程之疊對回授控制」，大葉大學，碩士論文，民國九十三年。
[7] 莊達仁，VLSI製造技術，高利圖書有限公司著作發行，民國九十一年。
[8] 葉怡成，類神經網路模式應用與實作，八版，儒林圖書有限公司著作發行，民國九十二年。
[9] 張柏年，「以倒傳遞網路為基礎之自動化晶圓缺陷檢測系統」，清華大學，碩士論文，民國九十年
[10] 林彥宏，「使用最小平方法與最大概似估測法之微影覆蓋誤差分析」，國立交通大學，碩士論文，民國九十一年。
[11] 陳昭榮、黃國華，「應用類神經網路於鉛酸蓄電池容量之估測」，第二十三屆中華民國電力工程研討會，民國九十二年。
[12] 林昇甫、洪成安，神經網路入門與圖樣辨識，全華科技圖書，民國八十九年二月。
[13] C.K. Peski, "Minimizing pattern registration errors through wafer stepper matching techniques," Solid State Technol., vol. 25, no. 5, pp. 111-115, May 1982
[14] D.S. Perloff, "A four-point electrical measurement technique for characterizing mask superposition errors on semiconductor wafer," IEEE Journal of Solid-State Circuits, Vol. 13, No. 4, pp. 436-444, Aug 1978.
[15] W.H. Arnold, "Image placement differences between 1:1 projection aligners and 10:1 reduction wafer steppers," Proc. SPIE: Opt. Microlith., vol. 394, pp. 87-98, 1983.
[16] D. MacMillen and W. D. Ryden, "Analysis of image field placement deviations of a 5× microlithographic reduction lens," Proc. SPIE: Opt. Microlith., vol. 334, pp.78-89, 1982.
[17] Nicholas Louka, Frank Goodwin, Detlef Hofmann, Maik, and Torsten Wemeke, "Analysis of a Wafer Overlay Projection Algorithm for use in Lot Disposition" AEC/APC symposium XV , Session 3, September , 2003.
[18] 羅華強，類神經網路-MATLAB的應用，六版，清蔚科技出版社著作發行，民國九十年。