臺灣博碩士論文加值系統

本篇論文是說明薄膜電晶體液晶顯示器矩陣製程的黃光區段，因機構本身設計與產品設計上的問題，造成黃光製程異常導致最後的產品異常。
探討黃光製程裡的顯影過程中，顯影液(2.38% TMAH) 傾倒回收過程造成顯影Mura；我們分兩個區塊來討論，基板顯影不均造成顯影Mura處理及灑入顯影液造成局部過顯影的影響及處置；基於量產因素及降低生產成本，顯影液需回收再利用，因此不使用去離子水(De Ion water)的情況下，在顯影槽內對基板灑入適當的顯影液，當玻璃傳送往水洗段時可避免顯影Mura產生，然而這個過程會造成局部區域的過顯影狀況，面對局部過顯影問題除了曝光補償外，基板局部過顯影會造成非晶矽層在乾蝕刻(Dry Etch)製程中異常影響良率，經實驗探討黃光製程中顯影後硬烤(Post- Bake)溫度升溫去改變光阻尖細角(taper)角度，在避免乾蝕刻(Dry-Etch)後α-Si Taper角度過大，在後面製程中長膜批覆造成異常。
某些製程或許對線寬要求不高，所以對於顯影Mura影響不過於要求，但在顯影槽內對基板灑入適當的顯影液及硬烤溫度提升可消除顯影液(2.38% TMAH)回收過程中顯影不均勻的顯影Mura還可以穩定CD變異。

中文摘要 i
Abstract ii
第一章 緒論 1
1-1薄膜電晶體液晶顯示器應用 1
1-2薄膜電晶體矩陣簡介 1
1-3矩陣製程中黃光製程探討 4
1-4影響黃光製程因素 5
1-5研究動機 6
第二章 原理及文獻回顧 7
2-1薄膜電晶體液晶顯示器顯示原理 7
2-1-1薄膜電晶體矩陣五道光罩製程介紹 9
2-2薄膜電晶體矩陣黃光製程製造步驟 10
2-2-1玻璃清洗(Cleaner Unit) 10
2-2-2脫水烘烤(Dehydration Bake) 11
2-2-3光阻塗佈(Coater Unit) 12
2-2-4真空乾燥(Vacuum Dry Unit) 13
2-2-5軟烤(Soft Bake) 14
2-2-6曝光(Exposure) 14
2-2-7曝邊 (Titler/Edge Exposure) 15
2-2-8顯影(Development) 16
2-2-9硬烤(Post Bake) 17
2-2-10自動檢查機(Auto Inspection) 17
2-3 光阻特性 18
第三章 實驗分析與方法 22
3-1研究流程 22
3-2現況分析 22
3-2-1資料收集 23
3-2-2要因分析圖(Cause-effect Diagram) 25
3-3實驗流程執行與控制 26
3-3-1顯影槽(Development)確認 26
3-3-2顯影改善(Development Improvement) 28
3-3-3改善顯影Mura後對黃光製程的影響 28
第四張 結果與討論 30
4-1顯影Mura形成與影響探討 32
4-2 Mura改善後產生的問題與持續改善 32
第五章 結論 41
5-1 實驗結論 41
5-2未來展望 42
參考文獻 43

[1]黃素真，”液晶顯示器”，科學發展雜誌，第349期， P.30-P.37 Jan 2002.
[2]AU Optronics Corp.，TFT-LCD製程介紹 http://auo.com/?sn=46&lang=zh-TW.
[3]影像顯示科技知識平台，液晶顯示器種類http ://display.ee.ntu.edu.tw/dtkp/html/modules.php?name=Encyclopedia&op=detail&tid=2.
[4]Chih-Wen Lu “A New Rail-To-Rail Driving Scheme And A Low-Power High-Speed Output Buffer Amplifier For AMLCD Column Driving Application”, IEEE International Symposium on Circuits and Systems, Bangkok, Thailand, pp. I-229~I-232 May 25-28, 2003.
[5]M. J. Powell, “The Physics Of A-Si TFTs”, IEEE Trans. Electron Devices, vol.36, no.12, pp.2753-2763, 1989.
[6]Young D.Lee, H. Y. Chang, and C. S. Chang “Si etching rate calculation for low pressure high density plasma source Cl2 gas”, J.Vac. Sci. Techol. A 18(5), pp.2224-2229, Sep/Oct 2000.
[7]H. M. Anderson, J. A. Merson, R. W. and Light, “A Kinetic model for plasma etching in a SF6/O2 RF discharge”, IEEE Trans. Plasma Sci., vol.14, pp.156, 1986.
[8]Y. Kuo, “Thin Film Transistors, Materials And Processes Volume 1: Amorphous Silicon Thin Film Transistors,” pp.293-302, 2004.J. C. Li, T. C. Lu, H. M. Huang, W. W. Chan, H. C. Kuo, and S. C. Wang, “Characteristics of emission polarization in a-plane nanorods embedded with InGaN/GaN multiple quantum wells”, J. Appl. Phys., vol. 108, pp. 063508, (2010).
[9]Young D.Lee, H. Y. Chang, and C. S. Chang “Si etching rate calculation for low pressure high density plasma source Cl2 gas”, J.Vac. Sci. Techol. A 18(5), pp.2224-2229, Sep/Oct 2000.
[10]H. M. Anderson, J. A. Merson, R. W. and Light, “A Kinetic model for plasma etching in a SF6/O2 RF discharge”, IEEE Trans. Plasma Sci., vol.14, pp.156, 1986.
[11]R. Patrick et al, Journal of Vacuum Science & Technology A: Vacuum, Surfaces, and Films, Volume 18, Issue 2, pp. 405-410, 2000.
[12]C. W. Kim, Y. B. Park, H. S. Kong, D. G. Kim, S. J. Kang, J. W. Jang, and S. S. Kim, A Novel Four-Mask-Count Process Architecture for TFT-LCDs, SID 00 DIGEST, 2000, 42.1, p.1006-1009.
[13]P. F. Chen, J. H. Chen, D. I.Chen, H. J. Sung, J. W. Hwang, and I.M. Lu,Four Photolithography Process Amorphous -Silicon Thin-Film Transistor Array,SID 00 DIGEST, 2000, 42.2,p1011-p1013
[14]Y. I. Park, D. Y. Lee, J. S. Yoo, H. C. Kang, K. M. Lim, C. D. Kim,and I. J. Chung, LTPS PMOS Four-Mask Process for AMLCDs, SID05 DIGEST, 2005, P-168, p341-p343
[15]Hideki Tomozawa, Yoshihiro Saida, Yoshiaki Ikenoue, Fumio Murai, Yasunori Suzuki, Tsutomu Tawa, and Yoshihiro Ohta, J. Photopolym. Sci. Technol., Vol. 9 NO.4 PP707,1996。
[16]B. Bohumil, K. Jaroslav, and J. Zachoval, “Resists in microlithography and printing”, Elsevier, New York, 1993.
[17] T. A. Brunner, “ Optimization of Optical Properties of Resist Processes , ” Proc. SPIE 1466, pp. 297-308，1991.
[18]Ming-Yuan Tsao,” Design of the On-Panel Gate Driver for TFT LCDs”,2006 FCU university e-Thesys
[19]Bo-Cang Wu, EL Deng, NX Hung, MS Shiau, HC Wu, DG Liu,” A Novel Multiple Pull-down Structure for a Built-In Integrated Gate driver ofα-Si Thin Film Transistor Display Paned,2008 Conference on Microelectronics Technology & Applications