臺灣博碩士論文加值系統

本論文之目的在於實現Xilinx與Altera FPGA晶片間使用Aurora 8B/10B通訊協定進行高速串列傳輸，並且將其應用於Belle II實驗探測器中的觸發電路系統的資料合併多工器電路原型開發。
藉由對FPGA硬體相容性處理、通訊協定程式轉換與多工器電路架構的研究，本論文順利完成多工器電路原型的設計與製作。並使用此原型多工器電路與Belle II中觸發電路系統前端之訊號擷取模組(Front-end)及後端之資料分析模組(Track Segment Finder,TSF)進行連接測試，並成功地使用Aurora 8B/10B通訊協定，達成高達3.125 Gbps與6.25Gbps的資料傳輸速率。

The purpose of this thesis is to achieve high-speed serial communication between Altera and Xilinx FPGAs with Aurora 8B/10B protocol, and it will be applied to the circuit design of high-speed trigger multiplexer module for the Belle II Cylindrical Drift Chamber Detector.
According to the research of hardware compatibility process, communication protocol IPcore conversion, and multiplexer circuit , the thesis complete multiplexer prototype design and produce. And the multiplexer prototype can do link test with detector trigger system front-side signal acquisition module(front-end) and rear-end data analysis module(Trigger Signal Finder), and data transmission rate with Aurora 8B/10B protocol can achieve up to 3.125Gbps and 6.25Gbps.

中文摘要 I
ABSTRACT II
目錄 III
圖目錄 VI
表目錄 XIII
第一章 緒論 1
1-1研究背景 1
1-2研究目的 5
第二章 FPGA開發平台 8
2-1 Aurora 8B/10B通訊協定 8
2-2 ISE軟體 10
2-3 Xilinx開發工具ML605與SP605 11
2-4 Quartus II軟體 12
2-5 ModelSim-Altera Edition 15
2-6 Altera Signal Integrity Development Kit開發工具 16
第三章 Aurora 8B/10B 通訊協定轉換 17
3-1 轉換方法 17
3-2 IPcore架構 18
3-3 轉換處理順序 19
3-3-1 可由Altera Transceiver取代的部分 19
3-3-1-2 Transceiver設定 23
3-3-1-3 使用Altera Transceiver取代Xilinx Transceiver 40
3-3-2 Altera Transceiver無法取代的部分 42
3-3-2-1 TXUSRCLK與RXUSRCLK輸入訊號 42
3-3-2-2 Word Align Pattern位置控制功能 42
3-3-2-3 ENCHANSYNC輸入與CHBONDDONE輸出訊號 45
3-3-3 需要進行替換的Xilinx元件部分 54
3-3-3-1 FD與FDR處理 55
3-3-3-2 SRL16處理 56
3-3-4 一般邏輯閘元件部分 58
第四章 Merger prototype電路板開發 60
4-1 Merger prototype系統架構 61
4-2 Merger prototype電路的裝置元件 62
4-2-1 FPGA晶片 62
4-2-2 光電轉換模組 63
4-2-3 Merger prototype時脈來源 64
4-2-4 FLASH快閃記憶體 66
4-2-5 Ethernet模組 67
4-2-6 EEPROM電子抹除式可複寫唯讀記憶體 68
4-2-7 電源輸入與穩壓模組 70
4-2-8 使用者 IO 71
4-3 Merger prototype電路設計 72
4-3-1 Transceiver clock時脈電路 72
4-3-2 Transceiver IO電路 75
4-3-3 Flash Memory電路 77
4-3-4 FPGA configuration電路 77
4-3-5 Merger prototype電源電路 78
第五章 Aurora 8B/10B通訊協定與Merger prototype電路板測試 81
5-1 Aurora 8B/10B通訊協定轉換功能測試 81
5-2 Merger prototype電路板測試 85
第六章 結論與未來展望 90
6-1 結論 90
6-2 未來展望 91
參考文獻 93

[1] datasheet , "Aurora 8B/10B protocol datasheet"，Xilinxhttp://www.xilinx.com/
[2]datasheet , "Arria II FPGA handbook" , Altera , http://www.altera.com/
[3]Altera Forums , "Migrating Xilinx V2-Pro MGTs to Altera Stratix II GXBs" , http://www.alteraforum.com
[4]Datasheet , "Four-Channel Pluggable Parallel Fiber Optic Transceiver" , AVAGO , http://www.avagotech.com/pages/home/
[5] Wikipedia , "VMEbus introduction" , http://en.wikipedia.org/wiki/Main_Page
[6] 張義和，"Protel DXP 2004 電腦輔助電路設計全紀錄"，全華科技圖書股份有限公司，2004年
[7]"64 Mbit (×16) Multi-Purpose Flash Plus"，Silicon Storage Technology，2006年
[8]datasheet，"Dual 4A per Channel Low VIN DC/DC μModule Regulator"，Linear，2009年
[9]鄭信源，"VHDL數位電路設計 基礎篇"，儒林圖書公司，2003年
[10]鄭信源，"VHDL數位電路設計 進階篇"，儒林圖書公司，2003年
[11]"Introduction to LVDS, PECL, and CML"，MAXIM，2000年
[12]datasheet，, "Gigabit Ethernet Transceiver with RGMII Support"，MICREL，2009年
[13]山崎弘郎、仁田周一、齊藤成一、古谷隆志、上野美幸，"數位電路之EMC"，全華科技圖書股份有限公司，2003年
[14]廖裕評、陸瑞強，"系統晶片設計-使用Nios II"，全華圖書股份有限公司，2008年
[15]會汝生，"LabVIEW 8.X圖控程式應用"，全華科技圖書股份有限公司，2006年
[16]許永和，"介面設計與實習-使用LabVIEW"，全華科技圖書股份有限公司，2004年
[17]Gene Breniman，"VHDL tutorial-part 2-Testbench"，2007年http://www.embeddedrelated.com/index.php