臺灣博碩士論文加值系統

本論文設計的電路是根據一階溫度補償帶隙參考電壓電路的架構，藉由線性跨導電路(Translinear Circuits)產生出二階溫度補償電流進行曲線補償，並搭配電阻分割來調整補償電流的大小產生出對溫度變化靈敏度低的輸出參考電壓。模擬上採用TSMC 0.18 µm 1P6M CMOS process的模型，模擬結果為：當供應電壓VDD為1.3 V時在-40 ℃到120 ℃溫度變化範圍內，輸出參考電壓平均值約為657.56 mV，輸出誤差值約為0.12 mV，溫度係數約為1.14 ppm/℃，功率損耗約為172.8 µW，電源抑制比(power supply rejection ratio, PSRR)約為61 dB，工作電壓範圍在1.1 V到1.8 V之間，最小與最大的功率損耗分別約為135.6 µW與244.3 µW。

In this paper, the designed circuits utilize the structure of a first-order temperature compensation bandgap voltage reference circuit, and translinear circuits for curve compensation to generate second-order temperature compensation current. Then, using resistor ratio adjusts the value of compensation current to produce a low temperature sensitivity output reference voltage. The TSMC 0.18 µm 1P6M CMOS models are used in the circuit simulation, the simulation results show that: when the supply voltage VDD is 1.3 V and the temperature range is from -40 ℃ to 120 ℃, the average value of output voltage reference is about 657.56 mV, the deviation value is about 0.12 mV, the temperature coefficient is about 1.14 ppm/℃, the power consumption is about 173 µW, the power supply rejection ratio (PSRR) is about 61 dB, the operational voltage is range from 1.1 V to 1.8 V, the minimum and maximum value of the power consumption are about 135.6 µW and 244.3 µW, respectively.

摘要 I
Abstract II
誌謝 III
目錄 IV
圖目錄 VII
表目錄 IX
第一章 緒論 1
1-1 前言 1
1-2 電路簡介 1
1-3 研究動機與目的 3
1-4 論文內容 4
第二章 帶隙參考電壓電路之基本原理與文獻回顧 5
2-1 前言 5
2-2 基納二極體參考電壓電路 5
2-3 電壓模式(Voltage -mode)帶隙參考電壓電路之文獻回顧 7
2-3-1 Kujik 帶隙參考電路 8
2-3-2 MOS電流鏡之帶隙參考電路 10
2-4 電流模式(Current-mode)帶隙參考電壓電路之文獻回顧 11
2-4-1 傳統型帶隙參考電壓之電路(Conventional BGR circuit) 13
2-4-2 新型帶隙參考電壓之電路(Proposed BGR circuit) 14
2-5 正溫度產生器(PTAT Generator) 16
2-6 BJT電晶體基射接面電壓(VEB)之基本理論 18
第三章 帶隙參考電壓電路之溫度補償 22
3-1 前言 22
3-2 一階溫度補償之帶隙參考電壓電路 22
3-2-1 電路之基本原理與工作特性 23
3-2-2 起始電路(Start-up Circuits) 26
3-2-3 運算放大器(OP)之基本特性與工作原理 28
3-2-4運算放大器(OP)之輸入偏移電壓(VOS) 30
3-3 高階溫度補償之帶隙參考電壓電路 32
3-3-1 線性跨導電路(Translinear Circuits) 33
3-3-2 電路之基本原理與工作特性 37
第四章 電路模擬與實驗結果 39
4-1 前言 39
4-2 佈局前模擬(pre-layout simulation) 39
4-2-1 輸出參考電壓與誤差值 39
4-2-2 溫度係數(temperature coefficient, TC) 40
4-2-3 電源抑制比(Power Supply Rejection Ratio, PSRR) 41
4-2-4 工作電壓範圍與功率損耗 43
4-2-5 model corner的模擬與實驗 45
4-3 佈局後模擬(post-layout simulation) 47
4-3-1 輸出參考電壓與誤差值 47
4-3-2 電源抑制比(Power Supply Rejection Ratio, PSRR) 48
4-3-3 工作電壓範圍與功率損耗 50
4-3-4 實驗結果比較與電子元件參數 52
4-3-5 完整電路佈局圖 54
第五章 結論 55
參考文獻 56

圖目錄
圖1.1 帶隙參考電壓電路之示意圖 2
圖2.1 基納二極體參考電壓電路之示意圖 6
圖2.2 電壓模式帶隙參考電壓電路之原理示意圖 7
圖2.3 Kujik帶隙參考電路之架構圖 8
圖2.4 MOS電流鏡參考電路之架構圖 10
圖2.5 電流模式帶隙參考電壓電路之原理示意圖 11
圖2.6 傳統型帶隙參考電壓電路之架構圖 13
圖2.7 新型帶隙參考電壓電路之架構圖 14
圖2.8 正溫度產生器電路之架構圖 16
圖3.1 一階溫度補償帶隙參考電壓電路之架構圖 23
圖3.2 起始電路之示意圖 26
圖3.3 運算放大器之架構圖 28
圖3.4 參考文獻中運算放大器之架構圖 30
圖3.5 運算放大器輸入偏移電壓之示意圖 30
圖3.6 線性跨導電路之示意圖 33
圖3.7 線性跨導電路之架構圖 34
圖3.8 參考文獻中線性跨導電路之架構圖 35
圖3.9 二階溫度補償帶隙參考電壓電路之架構圖 37
圖4.1 帶隙參考電壓電路之輸出曲線圖 40
圖4.2 帶隙參考電壓電路之PSRR 41
圖4.3 不同電容值(CL)下帶隙參考電壓電路之PSRR 42
圖4.4 帶隙參考電壓電路之工作電壓曲線圖( T = 25 ℃) 43
圖4.5 不同溫度下帶隙參考電壓電路之工作電壓曲線圖 44
圖4.6 不同model corner下帶隙參考電壓電路之輸出曲線圖 45
圖4.7 不同model corner下之PSRR 46
圖4.8 不同model corner下之工作電壓曲線圖 47
圖4.9 佈局前(紅)與佈局後(藍)之輸出曲線比較圖 48
圖4.10 佈局前(紅)與佈局後(藍)之PSRR比較圖 49
圖4.11 不同電容值(CL)下帶隙參考電壓電路之PSRR 49
圖4.12 佈局前(紅)與佈局後(藍)之工作電壓曲線比較圖( T = 25 ℃)50
圖4.13 不同溫度下帶隙參考電壓電路之工作電壓曲線圖 51
圖4.14 帶隙參考電壓電路之完整電路佈局圖 54

表目錄
表4.1 實驗結果與參考文獻之比較表 52
表4.2 圖3.3中MOS電晶體之長寬比 53
表4.3 圖3.9中MOS電晶體之長寬比 53
表4.4 圖3.9中電阻之電阻值 53

[1] 黃國城, “一階及二階帶差電壓參考電路設計及誤差分析,” 碩士論文, 國立清華大學工程與系統科學研究所電子組碩士班, Sep. 2006.
[2] 梁育誠, “帶隙電路輸出電壓之改進與研究,” 碩士論文, 國立東華大學電機工程學系碩士班, Jul. 2012.
[3] D. Hilbier, “A new semiconductor voltage standard,” ISSCC Dig. Of Tech. Papers, pp. 32-33, Feb. 1964
[4] K. E. Kuijk, “A precision reference voltage source,” IEEE J. Solid-State Circuits, vol. SC-8, pp. 222-226, Jun. 1973.
[5] H. Banba, H. Shiga, A. Umezawa, T. Miyaba, T. Tanzawa, S. Atsumi, and K. Sakui, “A CMOS bandgap reference circuit with sub-1-V operation,” IEEE J. Solid-State Circuits, vol.34, pp.670–674, May. 1999.
[6] A. Buck, C. Mcdonald, S. Lewis, and T. R. Viswanathan, “A CMOS bandgap reference without resistors,” IEEE J. Solid-State Circuits, vol.37, no.1, pp.81–83, Jan. 2002.
[7] K. N. Leung and P. K. T. Mok, “A sub-1V 15ppm/℃ CMOS bandgap voltage reference without requiring low threshold voltage devices,” IEEE J. Solid-State Circuits, vol.37, no.4, pp.526–530, Apr. 2002.
[8] K. N. Leung and P. K. T. Mok, “A 2-V 23-μA 5.3ppm/℃ curvature-compensated CMOS bandgap voltage reference,” IEEE J. Solid-State Circuits, vol.38, no.3, pp.561–564, Mar. 2003.
[9] R. Dehghani and S. M. Atarodi, “A New Low Voltage Precision CMOS Current Reference With No External Components,” IEEE Trans. Circuits Syst. II, vol. 50, no. 12, pp.928–932, Dec. 2003
[10] M. D. Ker and J. S. Chen, “New curvature compensated technique for CMOS bandgap reference with sub-1-V operation,” IEEE Trans. Circuits Syst. II, vol. 53, no. 8, pp. 667–671, Aug. 2006.
[11] A. Becker-Gomez, T. Lakshmi Viswanathan, and T. R. Viswanathan, “A low-supply-voltage CMOS sub-bandgap reference,” IEEE Trans. Circuits Syst., vol.55, no.7, pp. 609–613, Jul. 2008.
[12] X. Ming, Y. Ma, Z. Zhou, and B. Zhang, “A High-Precision Compensated CMOS Bandgap Voltage Reference Without Resistors,” IEEE Trans. Circuits Syst., vol.57, no.10, pp.767–771, Oct. 2010.
[13] J. Li, X. Zhang, and M. Yu, “A 1.2-V Piecewise Curvature-Corrected Bandgap Reference in 0.5μm CMOS Process,” IEEE Trans. on VLSI Circuits Syst., vol.19, no.6, Jun. 2011.