臺灣博碩士論文加值系統

本論文設計光纖通訊系統之光發射端電路，並以不同的訊號調變方式輸出電流訊號，電路皆採用台積電0.18μm CMOS製程技術進行模擬設計。

第一個雷射二極體驅動電路我們採用共陰極方式設計，主要可減少訊號受損及環境雜訊干擾，並使用電流耦合電容之技術，加速雷射二極體開關切換時間。雷射二極體驅動電路操作於10-Gb/s的非歸零資料傳輸；調變電流約為2－13mA，可適用於短距離傳輸及OC-192或10-Gb乙太網路之規範。

第二個雷射二極體驅動電路我們使用四階脈波振幅調變之技術，可降低電路所需操作頻寬，易於高速電路設計。此電路資料操作速率為5-Gb/s；調變電流約為0－9mA；偏壓電流約為0－10mA。若搭配相同編解碼光接收器，將可運用在高速光纖傳輸介面。

In this thesis, two optical transmitter circuits are designed for optical communication systems, and their output current signals use the different modulation methods. Those circuits were designed and simulated in TSMC 0.18μm CMOS process technology.

The first laser diode driver(LDD) was designed using common cathode for reducing noise interference and signal distortion. The LDD used the capacitively couple current amplifier(C3A) to improve the switching time of LDD. The LDD can be operated at 10-Gb/s non-return zero(NRZ) data; its modulation current can be adjusted from 2 to 13 mA. The LDD suits for OC-192 system or 10-Gb Ethernet.

The second LDD was designed for four-level pulse amplitude modulation(PAM-4) to reduce the required circuit bandwidth and easy design of high-speed circuits. The LDD can transmit 5-Gb/s data; its total
modulation current can be adjusted from 0 to 9 mA; and its bias current can be set from 0 to 10 mA. Using the same PAM-4 decode receiver circuit, the LDD can be applied in high-speed optical fiber transmission
interface.

摘要

ABSTRACT

誌謝

目錄

表目錄

圖目錄

第一章 緒論
1.1前言
1.2光纖通訊系統介紹
1.2.1被動式光纖網路
1.2.2同步光纖網路/同步數位架構

第二章 光發射端介紹
2.1光發射電路介紹
2.1.1雷射二極體特性介紹
2.1.2雷射二極體驅動電路
2.2MOS電路介紹
2.2.1差動放大電路
2.2.2共模電壓輸入
2.2.3差動增益
2.2.4MOS電流鏡
2.3數位訊號分析
2.3.1數位訊號介紹
2.3.2眼圖
2.4電路設計流程

第三章 10-Gb/s共陰極雷射二極體驅動電路
3.1電路架構與分析
3.1.1垂直共振腔面射型雷射規格
3.1.2主動式電感設計
3.1.3前置放大器電路
3.1.4RC負迴授電路設計
3.1.5輸出驅動級電路
3.2電路模擬結果
3.2.1電路前模擬與後模擬結果
3.3電路量測結果
3.4討論

第四章 四階脈波振幅調變雷射二極體驅動電路
4.1電路架構與分析
4.1.1解多工器電路
4.1.2驅動電流控制訊號電路
4.1.3雷射二極體驅動電路
4.2電路模擬結果
4.2.1電路前模擬結果
4.2.2電路後模擬結果
4.3電路量測結果
4.4討論

第五章 結果討論
5.1研究重點整理
5.2未來工作與展望

參考文獻

作者簡介

[1] 原榮、鄔文杰、陳積德、宋馭民、劉正瑜，「光纖通訊系統原理與應用」，新文京開發出版股份有限公司，民國 91 年，初版。

[2] 陳聖文，「具自動功率控制 2.5Gb/s 與 5Gb/s 互補式金氧半雷射二極體驅動電路之設計」，碩士論文，國立高雄應用科技大學，2012。

[3] 楊舜量，「5-Gb/s 與 10-Gb/s 互補式金氧半光接收前端電路之設計」，碩士論文，國立高雄應用科技大學，2012。

[4] 馮國璋，光纖到家市場攻防戰起 E-PON/G-PON 兩強對峙，新通訊元件雜誌，84 期，2008 年。

[5] Z. Gu, A. Thiede, and R. Tao, “CMOS Wideband Amplifier with an Active Shunt Peaking Technique,” Joint Symposium on Opto-&Microelectronic Devices and Circuits, Wuhan/China, 2004.

[6] 盧建君，「光通訊接收端轉阻放大器之設計與製作」，碩士論文，國立交通大學，2007。

[7] W-S. Oh, K-Y. Park, and S-Y. Lee, “A 4-CH 10-Gb/s CMOS VCSEL Driver Array with Adaptive Optical Power Control,” IEEE Advanced Communication Technology, Vol. 1, pp. 826-829, Feb. 2010.

[8] A. S. Sedra, and K. C. Smith, 林浩雄、曹恆偉、陳建中、郭建宏 譯，「微電子電路」，台北圖書，2005。

[9] B. Razavi ，「 類 比 CMOS 積 體 電 路 設 計 ( 修 訂 版 ) 」， 李 泰 成 審 校, McGraw-Hill，2005。

[10] 劉深淵、楊清淵，「鎖相迴路」，滄海書局，民國 100 年，初版。

[11] 蕭培墉、吳孟賢，「Hspice 積體電路設計分析與模擬導論」，東華書局，中華民國 96 年 6 月。

[12] 周宗宜，「三十億與五十億位元互補式金氧半光接收前端電路之設計」，碩士論文，國立高雄應用科技大學，2011。

[13] X. Zhang, P. Miao, L. Tian, Y-M. Chen, Y-T. Lee, and B-K. Jeong, “Design of Lower Power 4×10Gb/s VCSEL Driver Array,” IEEE MTT-S International, pp. 1-3, Sept. 2012.

[14] D. Zai, Y-M. Chen, L. Tian, and L. Zhang, “Design of a 10-Gb/s Laser Diode Voltage Driver in 0.18μm CMOS Technology,” IEEE MTT-S International, pp. 1-4, Sept. 2012.

[15] R. Annen, “Low Power and Low Noise VCSEL Driver Chip for 10-Gb/s Applications,” Lasers and Electro-Optics Society, Vol.1, pp. 312-313, 2004.

[16] T. Kuboki, Y. Ohtomo, A. Tsuchiya, K. Kishine, and H. Onodera, “A 16Gb/s Laser Diode Driver with Interwoven Peaking Inductors in 0.18µm CMOS,” IEEE Custom Integrated Circuit Conference, pp. 19-22, Sept. 2010.

[17] 劉柏鋐，「偽隨機二元序列產生器與可變頻段電壓控制振盪器之設計」，碩士論文，國立高雄應用科技大學，2013。

[18] N. Quadir, P. Ossieur, and P. D. Townsend, “A 56Gb/s PAM-4 VCSEL Driver Circuit,” Signals and Systems Conference (ISSC 2012), IET Irish, pp. 1-5, Jun 2012.

[19] C-M. Tsai, and M-C. Chiu, “A 10Gb/s Laser-Diode Driver with Active Back-Termination in 0.18μm CMOS,” Solid-State Circuits Conference (ISSCC 2008), pp. 222-608, Feb. 2008.

[20] H-K. Kim, J-J. Lee, J-K. Jung, and J-W. Burm, “A 8 Gb/s 4-PAM Transmitter in 0.18μm CMOS Technology,” SoC Design Conference (ISOCC 2008), Vol. 3, pp. III.17-III.18, Nov. 2008.

[21] K. Farzen, and D. A. Johns, “A CMOS 10-Gb/s Power-Efficient 4-PAM Transmitter,” IEEE Journal of Solid-State Circuit, Vol. 39, Mar. 2004.

[22] J. L. Jeong, and J. Burm, “A CMOS 3.2 Gb/s 4-PAM Serial Link Transceiver,” International SoC Design Conference (ISOCC 2009), pp. 408-411, 2009.