臺灣博碩士論文加值系統

本論文主要研究設計結合 PCI 匯流排介面與 FPGA 快速雛形系統的開發實驗環境，從完整的設計到實作開發板，也包含配套的驅動程式與硬體存取介面之開發環境製作，提供的功能包括兩顆 FPGA 供快速雛形設計使用、0.5MB sram、2MB 快閃記憶體存放 bitstream 和資料、使用 PCI 實作較 JTAG 快速的 SelectMAP 平行下載介面、PCI 匯流排 I/O、外部常用 I/O 介面。

FPGA 近來因技術進步、單位成本逐漸下降，常見於 ASIC 開發前期的快速雛型，也有部份運用在少量生產產品中的例子，另外也有配合嵌入式系統或是 PC 當作可重組計算協同處理器，或是
SOCP(System on a Programmable Chip) 運用 FPGA 可程式化的特性，做多個處理器、數位電路之 SOC 整合的應用。另外在學術界也紛紛在數位邏輯等課程上廣泛使用，其可多次重組和快速雛型的特性，非常適合作為教學實驗彈性使用。

為了驗證本開發板的功能正常運作，設計了一些測試程式對開發板上的裝置進行測試，協助製作開發板時的除錯，並可當作教學與研究使用的參考設計。另外並規劃教學使用方式，透過 PCI 匯流排和一般的 I/O 如 LED、按鍵、7 段顯示器、文字 LCD 模組做為對外的輸入、輸出介面，並提供參考設計流程。本開發環境還可運用於多媒體如 MP3 解碼器、密碼學方面如 MD5 hash function 等的可重組計算，文中將提供應用實例於 PCI 加速卡這方面。另外並且實驗 FPGA 動態部份重組運用在本開發環境，並且配合 PCI SelectMAP 去做動態重組的效能分析。

Trough the technology improved and the cost down of the FPGA, it''s being used on early prototyping age of the ASIC design. We also could notice some small production use and some reconfigurable computing co-processor usage on embedded system or PC. FPGA is also being used with SOPC (System on a Programmable Chip) design by the application of the multi-processors or the heterogeneous digital logic. The benefits of the unlimited reconfigurable and the fast prototyping on FPGA. Let it become well suit for digital logic experiments in classroom.

Here we introduce our new version of the PCI-based FPGA development board with General I/O and PCI bus I/O support from design to implementation. We include some features on the system, such as up to two FPGAs, 0.5MB SRAM, 2MB FLASH, PCI SelectMAP reconfiguration, driver and I/O access examples. In order to verfiy the functionality of the development board, we introduce some program for testing and board assembly debug. The testing program could also being used for reference design. In order to show the ability of the development board, we would build an applications on MD5 hash function. Besides that, the simple test about partial reconfiguration with our PCI SelectMAP configuration method would be analysised.

第一章 導論
1.1 研究動機
1.2 論文架構
第二章 背景知識與相關研究
2.1 FPGA
2.1.1 ConfigurableLogicBlock
2.1.2 Interconnection
2.1.3 Input/OutputBlock
2.1.4 BlockRAM
2.1.5 ClockDistribution
2.1.6 BoundaryScan
2.2 PCI 匯流排
第三章
3.1 系統架構
3.2 系統功能說明與測試
3.2.1 SRAM 測試程式
3.2.2 FLASH memory 測試程式
3.2.3 FPGA 取得 Local Bus Master
3.2.4 FPGA 重組介面-PCISelectMAP
3.2.5 外接 I/O
3.3 使用 mFCU-PCI010 系統的設計流程
3.3.1 硬體開發流程
3.3.2 軟體開發流程
第四章 應用與實驗結果討論
4.1 開發板效能量測
4.2 MD5
4.2.1 MD5 雜湊函數運算流程
4.2.2 實做 MD5 雜湊函數
第五章 結論與未來研究方向
參考文獻
附錄一 mFCU-PCI010 電路圖
附錄二 mFCU-PCI010 Layout 底片

[1] 顏守德. 多個 FPGA 晶片之可重組計算雛型系統研發環境設計與製作-以 AES IP Core 為例. Master’s thesis, FCU, June 2004.
[2] 范揚賜. 可重組計算發展環境研發與影像處理加速器相關矽智財 (IP) 之實作. Master’s thesis, FCU, June 2004.
[3] J. Deepakumara, H. M. Heys, and R. Venkatesan. Fpga Implementation of md5 hash algorithm. volume 2, pages 919–924 vol.2, 2001.
[4] Shou-Te Yen Fang-Hsi Kuo and Chia-Cheng Liu. A multi-fpga rapid prototyping system with the reusable aes core. Information Technology Journal, 4(3):262–270, 2005.
[5] Jungo Ltd. Windriver User’s Guide, v6.03 edition, August 10th 2003.
[6] Mark Ng and Mike Peattie. Using a Microprocessor to Configure Xilinx FPGAs via Slave Serial or SelectMAP Mode. Xilinx, v1.4 edition, November 2002.
[7] PCI Special Interest Group. PCI Local Bus, revision 2.1 edition, June 1 1995.
[8] PLX technology. PCI 9052 Data Book, v2.0 edition, September 2001.
[9] R. Rivest. The MD5 Message-Digest Algorithm. , United States, 1992.
[10] SHARP. LH28F160S5-L/S5H-L SMART 5 Flash Memory Datasheet.
[11] Don Anderson Tom Shanley. PCI System Architecture (4th Edition). Addison-Wesley Professional, June 10, 1999.
[12] Xilinx. Configuration and Readback of the Spartan-II and Spartan-IIE Families. Xilinx, xapp176(v1.0) edition, March 12 2002.
[13] Xilinx. Spartan-II 2.5V FPGA Family: Functional Description DS001-2, v2.2 edition, September 3 2003.