臺灣博碩士論文加值系統

本論文透過簡單的製程，製作MOS結構，過程包括標準晶圓清洗，高溫氧化爐管生成二氧化矽，黃光製程定義圖形，鍍覆上電極。完成後的MOS在經過退火處理，分別進行高頻與低頻訊號的量測，量測儀器高頻採用HP4284，低頻則採用KI595。針對不同摻雜種類的矽基板，改變不同氧化層厚度，分析電容-電壓曲線的影響，並從曲線所給的資訊中，估算(1)介面能態密度所造成的表面再結合速率，(2)氧化層固定電荷所造成場效應影響；過程中除了儀器上的校正，也討論量測上的技巧以及應用，並且研究在強反轉區造成特異曲線的可能原因。
另外，我們搭配生命週期的量測，計算表面再結合速率，與C-V所得到表面再結合速率作比較，可以用來判斷表面鈍化的基礎主要由何者主導。(1)降低介面能態密度或(2)降低表面電子或電洞濃度。

Chapter 1 緒論 1
Chapter 2 MOS理論與應用 3
2-1簡介 3
2-2 MOS結構中的電荷 6
2-3 MOS結構中的電容 11
2-4 MOS C-V Data Analysis 18
2.4.1 氧化層厚度 18
2.4.2 空乏區寬度 19
2.4.3 基板摻雜濃度 20
2.4.4 平坦能帶電壓 21
2.4.5 臨界偏壓 21
2.4.6 氧化層的固定電荷 22
2.4.7 表面電位 22
2.4.8 介面捕捉能態濃度 24
Chapter 3 實驗方法與流程 25
3-1 MOS之製備 25
3.1.1 氧化層製備 25
3.1.2 塗佈光阻 26
3.1.3 去除背面氧化層 27
3.1.4 閘極氧化層厚度 27
3.1.5 製作上電極 28
3.1.6 退火處理 29
3-2 薄膜厚度量測 29
3-3 電性量測 30
3.3.1 高頻電容-電壓量測(C-V measurement) 30
3.3.2 低頻電容-電壓量測(quasi-static C-V measurement ) 31
3-4 生命週期量測 31
Chapter 4 結果與討論 33
4-1 修正 33
4.1.1 量測方式 33
4.1.2 原件品質修正 34
4-2 MOS 電容-電壓曲線分析 37
4.2.1 氧化層厚度 37
4.2.2 空乏區寬度 38
4.2.3 矽基板摻雜濃度 38
4.2.4 平坦能帶電壓 39
4.2.5 臨界偏壓 40
4.2.6 氧化層的固定電荷 40
4.2.7 表面電位 41
4.2.8 介面捕捉能態密度 41
4.2.9 的誤差分析 42
4-3 生命週期量測 46
4-4 C-V特殊曲線 46
Chapter 5 結論 64
參考文獻 65

[1]FP7 Research Priorities for the Renewable Energy Sector, EUREC Agency, March 2005.
[2]Armin G.Aberle. Surface Passivation of Crystalline Silicon Solar Cells : A Review.In progress in photovoltaics.2000;8:473-487.
[3]S.M. Sze, ”Semiconductor devices : Physics and Technology”2nd Edition.2001.
[4]朱則榮，甘炯耀 ”CMOS及相關測試元件之設計、製作與量測 ”國立清華大學，碩士論文，1996.
[5]Simon M.Sze, ”VLSI Technology”,Mc Graw-Hill,1988.
[6]Sorab K.Ghandhi, ”VLSI Fabrication Principles”1994.
[7]Hong Xiao, ” Introduction to Semiconductor Manufacturing Technology ” International Edition .2001.
[8]K S K Kwa, S Chattopadhyay, N D Jankovic, S H Olsen : A model for capacitance reconstruction from measured lossy MOS capacitance voltage characteristics. Semicond. Sci. Technol. 18 (2003) 82–87.
[9]Wendell Douglas Eades. ”Characterization of silicon-silicon dioxide interface traps using deep level transient spectroscopy” Stanford PHD thesis.